《計算機組成原理實驗》課程教學(xué)大綱

1、計算機組成原理實驗 一、課程概況所屬專業(yè):物聯(lián)網(wǎng)工程專業(yè)開課單位：數(shù)學(xué)及計算機科學(xué)學(xué)院課程類型:專業(yè)實驗課程課程代碼:07415150開課學(xué)期:3學(xué)分：1學(xué)時：32核心課程:否擬使用教材： 齊學(xué)梅.計算機硬件基礎(chǔ)實驗教程.安徽師范大學(xué)出版社.2013.2國內(nèi)(外)現(xiàn)有教材：1 左冬紅.計算機組成原理與接口技術(shù)基于MIPS架構(gòu)實驗教程.北京：清華大學(xué)出版社.2014.82 Ulrich Golze著, 田澤等譯.大型RISC處理器設(shè)計用描述語言Verilog設(shè)計VLSI芯片. 北京：北京航空航天大學(xué)出版社. 2005.13 李亞民. 計算機原理與設(shè)計Verilog HDL版. 北京：清華大學(xué)出版

2、社. 2011.6 4 包健.計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗指導(dǎo)書.北京：高等教育出版社.2010.1學(xué)習(xí)參考資料1 Samir Palnitkar(著), 夏宇聞(譯).Verilog HDL數(shù)字設(shè)計與綜合（第二版）. 北京：電子工業(yè)出版社.2009.72 M. Morris Mano(著), Charles R. Kime(著),鄺繼順(譯).邏輯與計算機設(shè)計基礎(chǔ).北京：機械工業(yè)出版社.2012.43 姜詠江.自己設(shè)計制作CPU與單片機.北京：人民郵電出版社.2014.9二、課程描述以數(shù)字邏輯實驗課程為基礎(chǔ)，通過本課程學(xué)習(xí)，培養(yǎng)學(xué)生分析和解決實際問題的能力，學(xué)生將學(xué)習(xí)計算機組成與體系結(jié)構(gòu)實驗

3、基本原理和方法，使用Verilog HDL、Xilinx Vivido等EDA工具軟件、Xilinx Artix FPGA，形成基本的實驗設(shè)計與操作技能（如運算器設(shè)計、控制器設(shè)計等，并進行仿真和測試等），訓(xùn)練計算機各組成部件及計算機硬件系統(tǒng)的設(shè)計、仿真、分析、綜合、下載、測試等環(huán)節(jié)操作的方法，驗證計算機組成與體系結(jié)構(gòu)課程的基本概念、基本結(jié)構(gòu)、基本工作原理，對組成計算機的各個部件的功能和工作過程、以及部件間的連接，有較全面、較系統(tǒng)地認識，形成較完整的計算機組成與工作原理模型。三、課程目標通過課程學(xué)習(xí)與實驗，以MIPS指令系統(tǒng)為基礎(chǔ)，使學(xué)生能夠熟練運用和操縱Verilog HDL、Xilinx V

4、ivido等EDA工具軟件、Xilinx Artix FPGA，學(xué)會設(shè)計計算機組成與體系結(jié)構(gòu)實驗的基本思路與方法，具備基本的實驗設(shè)計和操作技能，完成運算器、存儲器、控制器等計算機組成部件及計算機硬件系統(tǒng)的設(shè)計、仿真、分析、綜合、下載、測試，理解計算機組成與體系結(jié)構(gòu)的基本原理，形成嚴謹、求實、創(chuàng)新的科學(xué)態(tài)度以及發(fā)現(xiàn)和解決問題的能力，掌握撰寫計算機科學(xué)與技術(shù)專業(yè)實驗報告的基本方法。本課程是一門實踐性很強的課程，通過實驗課的學(xué)習(xí)和鍛煉，不但使學(xué)生硬件的動手能力得到初步訓(xùn)練，而且可以建立一個完整的計算機整機概念。四、教學(xué)要求本課程由運算器等16組實驗構(gòu)成，分為演示、驗證、綜合、設(shè)計性等類型，在做每個實

5、驗之前，教師要對本次實驗的內(nèi)容和要求進行講解，將題目布置給學(xué)生，以便讓學(xué)生對本次實驗相關(guān)內(nèi)容進行預(yù)習(xí)。在實驗進行中，授課教師對學(xué)生進行實驗輔導(dǎo)，并按照不同類型實驗要求，做好實驗準備工作，指導(dǎo)學(xué)生做好實驗方案設(shè)計、實驗報告撰寫等工作。學(xué)生應(yīng)熟悉實驗室管理相關(guān)規(guī)章制度，遵守實驗操作要求，規(guī)范使用實驗儀器設(shè)備。積極做好實驗準備工作，預(yù)習(xí)實驗指導(dǎo)書中實驗原理、做好實驗設(shè)計等；實驗分為23人一組，協(xié)作完成，實驗過程中認真設(shè)計、記錄，及時發(fā)現(xiàn)并解決問題；實驗結(jié)束后認真完成實驗報告撰寫（報告格式見附件）。五、考核方式及要求本門課程采用過程性考核和期末考核結(jié)合的方式進行考核。過程性考核占總成績70%，用于考察

6、學(xué)生參與實驗課程教學(xué)的行為表現(xiàn)、實驗操作情況，其中：考勤占10%，隨機點到，每人不少于3次，其中無故缺席1次，按無考勤成績計算；平時實驗操作16次，占50%；平時實驗報告12次，占40%。期末考核占總成績30%，根據(jù)實驗設(shè)計、流程安排、實驗結(jié)果、實驗報告進行評分，為綜合實驗考查。六、課程內(nèi)容實驗一：Xilinx Vivado建模與仿真工具使用（授課時間：第三學(xué)期第1周）教學(xué)目標：學(xué)習(xí)Xilinx Vivado軟件的使用；掌握Xilinx Vivado建模與仿真技術(shù)；了解Verilog HDL。主要內(nèi)容：安裝Xilinx Vivado；建立工程，編輯工程文件，進行編譯、仿真，查看波形，進行分析和

7、綜合。學(xué) 時：2學(xué)時。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)。實驗類型：演示性實驗。實驗二：Verilog HDL模塊化設(shè)計（授課時間：第三學(xué)期第2周）教學(xué)目標：掌握Verilog HDL的模塊化設(shè)計方法；掌握Verilog HDL的模塊端口關(guān)聯(lián)方法；掌握Verilog HDL的模塊在的仿真和綜合方法。主要內(nèi)容：利用Verilog HDL的模塊化設(shè)計方法描述、仿真、分析和綜合全加器、串行進位加法器等Verilog HDL模塊。學(xué) 時：2學(xué)時。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)。實驗類型：演示性實驗、驗證性實驗。實驗三：Verilog HDL建模方法（授課時間：第三學(xué)期第3周）教學(xué)目標：掌握Verilo

8、g HDL的結(jié)構(gòu)化、數(shù)據(jù)流和行為建模方法。主要內(nèi)容：通過三人表決器實例演示學(xué)習(xí)Verilog HDL的結(jié)構(gòu)化建模方法和驗證技術(shù)，對并行加法器/減法器建模和驗證。通過雙控開關(guān)控制邏輯電路實例演示學(xué)習(xí)Verilog HDL數(shù)據(jù)流建模方法和驗證技術(shù)，對4位數(shù)值比較器建模與仿真、3-8譯碼器、4-1多路選擇器建模和驗證。通過舉重裁判表決電路實例演示學(xué)習(xí)Verilog HDL的行為建模方法和驗證技術(shù)，對共陽極七段發(fā)光二極管的二十進制譯碼器建模和驗證。學(xué) 時：2學(xué)時。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)。實驗類型：演示性實驗、驗證性實驗。實驗四：定點加減法實現(xiàn)（授課時間：第三學(xué)期第4周）教學(xué)目標：掌握定點加法

9、器的建模方法和驗證技術(shù)，實現(xiàn)定點加法和減法運算。主要內(nèi)容：利用Verilog HDL對4位超前進位加法器、32位加法器、32位定點補碼加法器建模與驗證。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：驗證性實驗。實驗五：定點乘法實現(xiàn)（授課時間：第三學(xué)期第5周）教學(xué)目標：掌握定點乘法器的建模方法和驗證技術(shù)，實現(xiàn)定點乘法運算。主要內(nèi)容：利用Verilog HDL對定點原碼一位乘法器和定點補碼一位乘法器建模與驗證。對定點原碼兩位乘法器和定點補碼兩位乘法器建模與驗證。對4位陣列乘法器和Wallace樹型乘法器建模與驗證。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：驗證性實驗。實驗六：定點除

10、法實現(xiàn)（授課時間：第三學(xué)期第6周）教學(xué)目標：掌握定點觸發(fā)器的建模方法和驗證技術(shù)，實現(xiàn)定點除法運算。主要內(nèi)容：利用Verilog HDL對恢復(fù)余數(shù)除法器和不恢復(fù)余數(shù)除法器建模與驗證。對帶符號不恢復(fù)余數(shù)除法器建模與驗證。對Goldschmidt除法和Newton-Raphson除法建模與驗證。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：驗證性實驗。實驗七：ALU設(shè)計（授課時間：第三學(xué)期第7周）教學(xué)目標：掌握SN74181的建模方法與驗證技術(shù)。掌握16和32位ALU的建模與驗證技術(shù)。主要內(nèi)容：利用Verilog HDL對SN74181建模與驗證，16和32位ALU的建模與驗證。學(xué) 時：2學(xué)時

11、。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)。實驗類型：設(shè)計性實驗。實驗八：寄存器設(shè)計（授課時間：第三學(xué)期第8周）教學(xué)目標：掌握寄存器的建模方法與驗證技術(shù)。掌握寄存器組的建模與驗證技術(shù)。主要內(nèi)容：利用Verilog HDL對指令寄存器、指令計數(shù)器、數(shù)據(jù)緩沖器等專用寄存器建模與驗證。利用Verilog HDL對寄存器組（通用寄存器）建模與驗證。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：驗證性實驗。實驗九：RAM和ROM設(shè)計 （授課時間：第三學(xué)期第9周）教學(xué)目標：掌握RAM和ROM的建模方法和驗證技術(shù)，掌握RAM和ROM容量擴充方法。主要內(nèi)容：利用Verilog HDL對RAM的建模與驗證；ROM

12、建模與驗證；RAM容量擴充；ROM容量擴充。學(xué) 時：2學(xué)時。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)。實驗類型：設(shè)計性實驗。實驗十： Cache設(shè)計（授課時間：第三學(xué)期第10周）教學(xué)目標：掌握Cache的建模方法和驗證技術(shù)。主要內(nèi)容：利用Verilog HDL對Cache建模與驗證。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：設(shè)計性實驗。實驗十一：MIPS匯編程序調(diào)試（授課時間：第三學(xué)期第11周）教學(xué)目標：了解MIPS指令系統(tǒng)；掌握MIPS匯編程序調(diào)試方法。主要內(nèi)容：安裝并配置Mars。利用MIPS編制匯編程序。利用Mars調(diào)試MIPS匯編程序。學(xué) 時：2學(xué)時。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)

13、。實驗類型：演示性實驗。實驗十二：簡單MIPS微處理器設(shè)計（授課時間：第三學(xué)期第12周）教學(xué)目標：理解MIPS微處理器工作原理；理解MIPS微處理器設(shè)計工程化設(shè)計方法。主要內(nèi)容：設(shè)計一個MIPS微處理器，支持addu、subu、ori、lw、sw、beq、jal等指令。在設(shè)計好的MIPS微處理器上執(zhí)行一段程序，驗證程序執(zhí)行結(jié)果。學(xué) 時：2學(xué)時。教學(xué)方法：演示法/講授/現(xiàn)場指導(dǎo)。實驗類型：綜合性實驗。實驗十三：中規(guī)模MIPS微處理器設(shè)計 （授課時間：第三學(xué)期第13周）教學(xué)目標：理解MIPS微處理器工作原理；掌握MIPS微處理器設(shè)計工程化設(shè)計方法。主要內(nèi)容：設(shè)計一個MIPS微處理器，支持無符號和有

14、符號運算類指令（不含乘除）、數(shù)據(jù)傳送類指令和程序控制類指令。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：綜合性實驗。實驗十四：大規(guī)模MIPS微處理器設(shè)計 （授課時間：第三學(xué)期第14周）教學(xué)目標：理解MIPS微處理器工作原理；掌握MIPS微處理器設(shè)計工程化設(shè)計方法。主要內(nèi)容：設(shè)計一個MIPS微處理器，支持無符號和有符號運算類指令（含乘除）、數(shù)據(jù)傳送類指令、程序控制類指令、條件設(shè)置指令。學(xué) 時：2學(xué)時。教學(xué)方法：講授/現(xiàn)場指導(dǎo)。實驗類型：綜合性實驗。實驗十五：微程序控制器設(shè)計（授課時間：第三學(xué)期第15周）教學(xué)目標：理解微程序控制器工作原理；掌握微程序控制器設(shè)計方法。主要內(nèi)容：編寫幾條可以連續(xù)運行的微代碼，熟悉微代碼設(shè)計方式，深入弄懂計算機各種指令的設(shè)計和執(zhí)行過程，掌握微程序設(shè)計的概念。定義五條機器指令，編寫相應(yīng)微程序，弄懂微程序控制器是如何控制模型機運行的，掌握整機動態(tài)工