微機(jī)課件第六章存儲(chǔ)器

1、6.1 概述6.1.1存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)6.1.2存儲(chǔ)器的分類6.1.3存儲(chǔ)器的基本組成6.1.4存儲(chǔ)器的技術(shù)指標(biāo)6.2 半導(dǎo)體讀寫存儲(chǔ)器 6.2.1靜態(tài)RAM6.2.2動(dòng)態(tài)RAM6.2.3存儲(chǔ)器的工作時(shí)序 6.3 半導(dǎo)體只讀存儲(chǔ)器6.3.1 掩膜式只讀存儲(chǔ)器ROM6.3.2 可編程的只讀存儲(chǔ)器6.3.3 可編程可擦除只讀存儲(chǔ)器6.4 存儲(chǔ)器與CPU的連接6.4.1 存儲(chǔ)器與CPU連接時(shí)問題6.4.2 常用譯碼電路6.4.3 存儲(chǔ)器連接舉例存 儲(chǔ) 器第 6 章6.1概述存儲(chǔ)器是計(jì)算機(jī)(包括微機(jī))硬件系統(tǒng)的重要組成部分，有了存儲(chǔ)器，計(jì)算機(jī)才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來，才能使

2、計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動(dòng)完成信息處理的功能。存儲(chǔ)器系統(tǒng)的三項(xiàng)主要性能是存儲(chǔ)容量、速度和成本。存儲(chǔ)容量是存儲(chǔ)器系統(tǒng)的首要性能指標(biāo)，因?yàn)榇鎯?chǔ)容量越大，則系統(tǒng)能夠保存的信息量就越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能就越強(qiáng)；存儲(chǔ)器的存取速度直接決定了整個(gè)微機(jī)系統(tǒng)的運(yùn)行速度，因此，存取速度也是存儲(chǔ)器系統(tǒng)的重要的性能指標(biāo)；存儲(chǔ)器的成本也是存儲(chǔ)器系統(tǒng)的重要性能指標(biāo)。為了在存儲(chǔ)器系統(tǒng)中兼顧以上三個(gè)方面的指標(biāo)，目前在計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價(jià)慢速的輔存平均價(jià)

3、格。611 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)概述1主存儲(chǔ)器外存儲(chǔ)器2主存儲(chǔ)器高速緩沖存儲(chǔ)器3虛擬存儲(chǔ)技術(shù)CPU高速緩沖存儲(chǔ)器主存儲(chǔ)器外存儲(chǔ)器圖6-1 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)圖61按在微機(jī)系統(tǒng)中位置分類 分為主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存)、緩沖存儲(chǔ)器等，主存儲(chǔ)器又稱為系統(tǒng)的主存或者內(nèi)存，位于系統(tǒng)主機(jī)的內(nèi)部，CPU可以直接對(duì)其中的單元進(jìn)行讀/寫操作；輔存存儲(chǔ)器又稱外存，位于系統(tǒng)主機(jī)的外部，CPU對(duì)其進(jìn)行的存/取操作，必須通過內(nèi)存才能進(jìn)行；緩沖存儲(chǔ)器位于主存與CPU之間，其存取速度非?？?，但存儲(chǔ)容量更小，可用來解決存取速度與存儲(chǔ)容量之間的矛盾，提高整個(gè)系統(tǒng)的運(yùn)行速度。高速緩沖存儲(chǔ)器Cache一、 問題的提出微

4、機(jī)系統(tǒng)中的內(nèi)部存儲(chǔ)器通常采用動(dòng)態(tài)RAM構(gòu)成，具有價(jià)格低，容量大的特點(diǎn)，但由于動(dòng)態(tài)RAM采用MOS管電容的充放電原理來表示與存儲(chǔ)信息，其存取速度相對(duì)于CPU的信息處理速度來說較低。這就導(dǎo)致了兩者速度的不匹配，也就是說，慢速的存儲(chǔ)器限制了高速CPU的性能，影響了微機(jī)系統(tǒng)的運(yùn)行速度，并限制了計(jì)算機(jī)性能的進(jìn)一步發(fā)揮和提高。高速緩沖存儲(chǔ)器就是在這種情況下產(chǎn)生的。二、 存儲(chǔ)器訪問的局部性微機(jī)系統(tǒng)進(jìn)行信息處理的過程就是執(zhí)行程序的過程，這時(shí)，CPU需要頻繁地與內(nèi)存進(jìn)行數(shù)據(jù)交換，包括取指令代碼及數(shù)據(jù)的讀寫操作。通過對(duì)大量典型程序的運(yùn)行情況分析結(jié)果表明，在一個(gè)較短的時(shí)間內(nèi)，取指令代碼的操作往往集中在存儲(chǔ)器邏輯地址

5、空間的很小范圍內(nèi)（因?yàn)樵诙鄶?shù)情況下，指令是順序執(zhí)行的，因此指令代碼地址的分布就是連續(xù)的，再加上循環(huán)程序段和子程序段都需要重復(fù)執(zhí)行多次，因此對(duì)這些局部存儲(chǔ)單元的訪問就自然具有時(shí)間上集中分布的傾向）；數(shù)據(jù)讀寫操作的這種集中性傾向雖不如取指令代碼那么明顯，但對(duì)數(shù)組的存儲(chǔ)和訪問以及工作單元的選擇也可以使存儲(chǔ)器單元相對(duì)集中。這種對(duì)局部范圍的存儲(chǔ)器單元的防問比較頻繁，而對(duì)此范圍以外的存儲(chǔ)單元訪問相對(duì)甚少的現(xiàn)象，稱為程序訪問的局部性。三、 Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)為了解決存儲(chǔ)器系統(tǒng)的容量、存取速度及單位成本之間的矛盾，可以采用Cache-主存存儲(chǔ)結(jié)構(gòu)，即在主存和CPU之間設(shè)置高速緩沖存儲(chǔ)器Cache

6、，把正在執(zhí)行的指令代碼單元附近的一部分指令代碼或數(shù)據(jù)從主存裝入Cache中，供CPU在一段時(shí)間內(nèi)使用，由于存儲(chǔ)器訪問的局部性，在一定容量Cache的條件下，我們可以做到使CPU大部分取指令代碼及進(jìn)行數(shù)據(jù)讀寫的操作都只要通過訪問Cache，而不是訪問主存而實(shí)現(xiàn)。優(yōu)點(diǎn)： Cache的讀寫速度幾乎能夠與CPU進(jìn)行匹配，所以微機(jī)系統(tǒng)的存取速度可以大大提高；Cache的容量相對(duì)主存來說并不是太大，所以整個(gè)存儲(chǔ)器系統(tǒng)的成本并沒有上升很多。采用了Cache-主存存儲(chǔ)結(jié)構(gòu)以后，整個(gè)存儲(chǔ)器系統(tǒng)的容量及單位成本能夠主存相當(dāng)，而存取速度可以與Cache的讀寫速度相當(dāng)，這就很好地解決了存儲(chǔ)器系統(tǒng)的上述三個(gè)方面性能之間

7、的矛盾。如圖，是Cache-主存結(jié)構(gòu)示意圖，在主存和CPU之間增加了一個(gè)容量相對(duì)較小的雙極型靜態(tài)RAM作為高速緩沖存儲(chǔ)器Cache，為了實(shí)現(xiàn)Cache與主存之間的數(shù)據(jù)交換，系統(tǒng)中還相應(yīng)地增加了輔助的硬件電路。管理這兩級(jí)存儲(chǔ)器的部件為Cache控制器，CPU與主存之間的數(shù)據(jù)傳輸必須經(jīng)過 Cache 控制器進(jìn)行，Cache控制器將來自CPU的數(shù)據(jù)讀寫請(qǐng)求，轉(zhuǎn)向Cache存儲(chǔ)器，如果數(shù)據(jù)在Cache中，則CPU對(duì)Cache進(jìn)行讀寫操作，稱為一次命中。命中時(shí)，CPU從Cache中讀(寫)數(shù)據(jù)。由于Cache速度與CPU速度相匹配，因此不需要插入等待狀態(tài)，故CPU處于零等待狀態(tài)，也就是說也就是說CPU與

8、Cache達(dá)到了同步，因此，有時(shí)稱高速緩存為同步Cache；若數(shù)據(jù)不在Cache中，則CPU對(duì)主存操作，稱為一次失敗。失敗時(shí)， CPU必須在其總線周期中插入等待周期TW。四、 Cache-主存存儲(chǔ)結(jié)構(gòu)的命中率命中率指CPU所要訪問的信息在Cache中的比率，相應(yīng)地將所要訪問的信息不在Cache中的比率稱為失效率。Cache的命中率除了與Cache的容量有關(guān)外，還與地址映象的方式有關(guān)。 目前，Cache存儲(chǔ)器容量主要有256KB和512KB等。這些大容量的Cache存儲(chǔ)器，使CPU訪問Cache的命中率高達(dá)90至99，大大提高了CPU訪問數(shù)據(jù)的速度，提高了系統(tǒng)的性能。五、 兩級(jí)Cache-主存存

9、儲(chǔ)結(jié)構(gòu)CPU內(nèi)部的Cache與主機(jī)板上的Cache就形成兩級(jí)Cache結(jié)構(gòu)。CPU工作時(shí)，首先在第一級(jí)Cache(微處理器內(nèi)的Cache)中查找數(shù)據(jù)，如果找不到，則在第二級(jí)Cache(主機(jī)板上的Cache)中查找，若數(shù)據(jù)在第二級(jí)Cache中，Cache控制器在傳輸據(jù)的同時(shí)，修改第一級(jí)Cache；如果數(shù)據(jù)既不在第一級(jí)Cache也不在第二級(jí)Cache中，Cache控制器則從主存中獲取數(shù)據(jù)，同時(shí)將數(shù)據(jù)提供給CPU并修改兩級(jí)Cache。兩級(jí)Cache結(jié)構(gòu)，提高了命中率，加快了處理速度，使CPU對(duì)Cache的操作命中率高達(dá)98以上。 虛擬存儲(chǔ)器一、主存-輔存層次結(jié)構(gòu)操作系統(tǒng)的形成和發(fā)展使得程序員盡可能擺

10、脫主、輔存之間的地址定位，同時(shí)形成了支持這些功能的“輔助硬件”，通過軟件、硬件結(jié)合，把主存和輔存統(tǒng)一成了一個(gè)整體。這時(shí)，由主存-輔存形成了一個(gè)存儲(chǔ)層次，即存儲(chǔ)系統(tǒng)。主存-輔存層次解決了存儲(chǔ)器的大容量要求和低成本之間的矛盾，從整體看，其速度接近于主存的速度，其容量則接近于輔存的容量，而每位平均價(jià)格也接近于廉價(jià)的慢速的輔存平均價(jià)格。這種系統(tǒng)不斷發(fā)展和完善，就逐步形成了現(xiàn)在廣泛使用的虛擬存儲(chǔ)系統(tǒng)。二、什么叫虛擬存儲(chǔ)器（Virtal Memory）當(dāng)CPU輸出地址碼的位數(shù)較多，而實(shí)際主存容量較小的情況下，微機(jī)系統(tǒng)可以將一部分輔存當(dāng)作主存來使用的機(jī)制，就是虛擬存儲(chǔ)器系統(tǒng)。虛擬存儲(chǔ)器是建立在主存-輔存物理

11、結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝置及操作系統(tǒng)存儲(chǔ)管理軟件組成的一種存儲(chǔ)體系，它將主存和輔存的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲(chǔ)空間。在這個(gè)大空間里，用戶自由編程，完全不必考慮程序在主存是否裝得下，或者放在輔存的程序?qū)碓谥鞔嬷械膶?shí)際位置。編好的程序由計(jì)算機(jī)操作系統(tǒng)裝入輔助存儲(chǔ)器，程序運(yùn)行時(shí)，附加的輔助硬件機(jī)構(gòu)和存儲(chǔ)管理軟件會(huì)把輔存的程序一塊塊自動(dòng)調(diào)入主存由CPU執(zhí)行，或從主存調(diào)出。用戶感覺到的不再是處處受主存容量限制的存儲(chǔ)系統(tǒng)，而是好象具有一個(gè)容量充分大的存儲(chǔ)器。三、 虛地址和實(shí)地址的基本概念及其相互關(guān)系 虛地址：虛擬存儲(chǔ)器的輔存部分也能讓用戶象內(nèi)存一樣使用，用戶編程時(shí)指令地址允許涉及輔存大小的空

12、間范圍，這種指令地址稱為“虛地址”(即虛擬地址)或叫“邏輯地址”，虛地址對(duì)應(yīng)的存儲(chǔ)空間稱為“虛存空間”或叫“邏輯空間”。實(shí)地址：實(shí)際的主存儲(chǔ)器單元的地址則稱為“實(shí)地址”(即主存地址)或叫“物理地址”，實(shí)地址對(duì)應(yīng)的是“主存空間”，亦稱物理空間。 虛擬存儲(chǔ)器的用戶程序以虛地址編址并存放在輔存里，程序運(yùn)行時(shí)，CPU以虛地址訪問主存，由輔助硬件找出虛地址和物理地址的對(duì)應(yīng)關(guān)系，判斷由這個(gè)虛地址指示的存儲(chǔ)單元的內(nèi)容是否已裝入主存，如果在主存，CPU就直接執(zhí)行已在主存的程序；如果不在主存，就要進(jìn)行輔存內(nèi)容向主存的調(diào)度，這種調(diào)度同樣以程序塊為單位進(jìn)行。計(jì)算機(jī)系統(tǒng)存儲(chǔ)管理軟件和相應(yīng)的硬件把欲訪問單元所在的程序塊

13、從輔存調(diào)入主存，且把程序虛地址變換成實(shí)地址，然后再由CPU訪問主存。CPU訪問快速Cache存儲(chǔ)器的速度比訪問慢速主存快510倍。虛擬存儲(chǔ)器中主存的速度要比輔存縮短1001000倍以上。主存-Cache存儲(chǔ)體系中CPU與Cache和主存都建立了直接訪問的通道一旦不命中時(shí)，CFU就直接訪問主存并同時(shí)向Cache調(diào)度信息塊，從而減少了CPU等待的時(shí)間。而輔助存儲(chǔ)器與CPU之間沒有直接通路，一旦在主存不命中時(shí)，只能從輔存調(diào)塊到主存。因?yàn)檩o存的速度相對(duì)CPU的差距太大，調(diào)度需要毫秒級(jí)時(shí)間，因此，CPU一般改換執(zhí)行另一個(gè)程序，等到調(diào)度完成后才返回原程序繼續(xù)工作。Cache存儲(chǔ)器存取信息的過程、地址變換和

14、替換策略全部用硬件實(shí)現(xiàn)，對(duì)程序員均是透明的。而主存-輔存層次的虛擬存儲(chǔ)器基本上是由操作系統(tǒng)的存儲(chǔ)管理軟件并輔助一些硬件來進(jìn)行信息塊的劃分和主存-輔存之間的調(diào)度，所以對(duì)設(shè)計(jì)存儲(chǔ)管理軟件的系統(tǒng)程序員來說，它是不透明的，而對(duì)廣大用戶，因?yàn)樘摂M存儲(chǔ)路提供了龐大的邏輯空間可以任意使用，所以對(duì)應(yīng)用程序員是透明的。存儲(chǔ)器的分類按存取方式分類按存儲(chǔ)器載體分類隨機(jī)存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）順序存儲(chǔ)器（SAM）磁介質(zhì)存儲(chǔ)器半導(dǎo)體存儲(chǔ)器光存儲(chǔ)器存儲(chǔ)器612存儲(chǔ)器的基本組成X地址譯碼器存儲(chǔ)單元矩陣 NXM （4096x1）Y地址譯碼器26A11A626A0A5n個(gè)輸入緩沖器數(shù)據(jù)輸入DIN寫入 讀出輸入緩沖器

15、數(shù)據(jù)輸出DOUTR/W讀寫輸入CS片選擇圖6-2 典型存儲(chǔ)器的組成框圖6.1.31基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器件的類型不同。2存儲(chǔ)體一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放MN個(gè)二進(jìn)制信息，就需要用MN個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。 3地址譯碼器由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元一般存放8位二進(jìn)制信息，為了加以區(qū)分，我們必須首先為這些存儲(chǔ)單元編號(hào)，即分配給這些存儲(chǔ)

16、單元不同的地址。地址譯碼器的作用就是用來接受CPU送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀寫操作。存儲(chǔ)器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。(1)單譯碼 單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器。(2)雙譯碼 (復(fù)合譯碼)在雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號(hào)，Y譯碼器輸出列地址選擇信號(hào)。行列選擇線交叉處即為所選中的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。4片選與讀寫控制電路片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一個(gè)芯片來講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀寫操作。

17、片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來形成，而讀/寫控制電路則用來控制對(duì)芯片的讀/寫操作。CS：片選信號(hào), 低電平有效，通常接地址譯碼器的輸出端。 存儲(chǔ)器的技術(shù)指標(biāo)衡量存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)器容量存取周期可靠性經(jīng)濟(jì)性取數(shù)時(shí)間614621 靜態(tài)RAM半導(dǎo)體讀寫存儲(chǔ)器1靜態(tài)RAM的工作原理選擇線VF5I/OABVF1VF2VF4VF6Vcc圖6-3 六管靜態(tài)RAM基本存儲(chǔ)電路62VF32靜態(tài)RAM組成將多個(gè)存儲(chǔ)單元按一定方式排列起來，就組成了一個(gè)靜態(tài)RAM存儲(chǔ)器見書P1623靜態(tài)RAM舉例現(xiàn)在以一個(gè)具體的芯片Intel 2114為例，來說明靜態(tài)RAM的具體組成。見書P162靜態(tài)RAM621V

18、F5I/OABVF1VF2VF6圖6-6 四管動(dòng)態(tài)RAM基本存儲(chǔ)電路C1C2VF7EDVF8ED選擇線Es622 動(dòng)態(tài)RAM動(dòng)態(tài)RAM的工作原理存儲(chǔ)器的工作時(shí)序1存儲(chǔ)器的讀周期存儲(chǔ)器的讀周期，就是從存儲(chǔ)器讀出數(shù)據(jù)所需時(shí)間2存儲(chǔ)器的寫周期是地址建立、寫脈沖寬度和寫操作恢復(fù)時(shí)間三者的總和。3 8086CPU對(duì)存儲(chǔ)器的讀/寫時(shí)序讀周期時(shí)序?qū)懼芷跁r(shí)序623掩膜式ROM有雙極型和MOS型兩種類型631 掩膜式只讀存儲(chǔ)器ROM半導(dǎo)體只讀存儲(chǔ)器速度快 容量小容量大速度較慢632 可編程的只讀存儲(chǔ)器PROM ROM在制作時(shí)不寫入信息，用戶使用時(shí)可寫入自己的程序。但這種寫入是一次性的，一旦寫入內(nèi)容后就不能更改，

19、所以稱一次性可編程序只讀存儲(chǔ)器，又稱為現(xiàn)場(chǎng)可編程序只讀存儲(chǔ)器。63可編程、可擦除的只讀存儲(chǔ)器EPROM1紫外線擦除的EPROM這種EPROM是采用紫外線擦去原存內(nèi)容，再用專門寫入器改寫內(nèi)容。因此又稱UVEPROM。2電可改寫的、可重編程的只讀存儲(chǔ)器這種電可改寫PROM，簡(jiǎn)稱為EEPROM。3EPROM芯片舉例Intel 2716Intel 2716是16K位，可組成容量為2K8的紫外線擦除的EPROM。6336411CPU總線的負(fù)載能力一般情況下，CPU總線的直流負(fù)載能力可帶動(dòng)一個(gè)標(biāo)準(zhǔn)的TTL門。2CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合 CPU在取指令和進(jìn)行讀出操作時(shí)，都是在相應(yīng)的時(shí)序控制下

20、進(jìn)行的，如讀周期和寫周期，已根據(jù)時(shí)鐘頻率和機(jī)器運(yùn)算速度確定好范圍。那么，在選用存儲(chǔ)器時(shí)，它的最大存取時(shí)間要小于CPU安排的讀寫周期。否則，要使CPU插入等待周期，才能保證讀寫數(shù)據(jù)的可靠傳送。64 存儲(chǔ)器與CPU的連接存儲(chǔ)器與CPU連接時(shí)要考慮的問題3 CPU的信號(hào)電平多為TTL標(biāo)準(zhǔn)電平。當(dāng)選用的存儲(chǔ)器電平不相匹配時(shí)，它不能與CPU直接相連，必須經(jīng)緩沖器進(jìn)行電平轉(zhuǎn)換。4存儲(chǔ)器的地址要合理分配通常在微型機(jī)的主存中有RAM和ROM（EPROM）兩部分。5控制信號(hào)的連接 CPU到存儲(chǔ)器的控制信號(hào)，一般包括讀寫控制信號(hào)、片選信號(hào)、復(fù)位信號(hào)、刷新信號(hào)（對(duì)動(dòng)態(tài)RAM）等，在常規(guī)情況下存儲(chǔ)器可直接連接這些控制信號(hào)。存儲(chǔ)器的電平信號(hào)與CPU的電平匹配常用的譯碼電路642由于在存儲(chǔ)器與CPU連接時(shí)，不僅僅要考慮地址、數(shù)據(jù)和控制總線的連接，還要考慮實(shí)現(xiàn)這三種信息傳送的有關(guān)電路，如地址譯碼器與鎖存器、數(shù)據(jù)緩沖、控制信號(hào)的傳遞與加工等因素，而這些因素中最重要的便是地址譯碼器。行地址和列地址的形成該存儲(chǔ)系統(tǒng)的容量為64K8位的RAM，其RAM芯片的行地址和列地址形成電路如圖6-18 P174所示。該存儲(chǔ)系統(tǒng)的容量為64K8位的RAM，其RAM芯片的行地址和列地址形成電路如圖