組合邏輯電路復(fù)習(xí)

1、關(guān)于組合邏輯電路復(fù)習(xí)第一張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)1）常用的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器等。2）上述組合邏輯器件除了具有其基本功能外，還可用來(lái)設(shè)計(jì)組合邏輯電路。應(yīng)用中規(guī)模(MSI)組合邏輯器件進(jìn)行組合邏輯電路設(shè)計(jì)的一般原則是：使用芯片的個(gè)數(shù)和品種型號(hào)最少，芯片之間的連線最少3）用MSI芯片設(shè)計(jì)組合邏輯電路最簡(jiǎn)單和最常用的方法是，用數(shù)據(jù)選擇器設(shè)計(jì)多輸入、單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。 本章小結(jié)第二張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)編碼

2、器普通編碼器：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，若一次同時(shí)輸入兩個(gè)編碼信號(hào)，編碼輸出就會(huì)產(chǎn)生錯(cuò)誤。優(yōu)先編碼器：允許同時(shí)輸入多個(gè)編碼信號(hào)，編碼輸出只認(rèn)最優(yōu)先的被編碼輸入信號(hào)進(jìn)行編碼。編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號(hào)，則對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)由2N M來(lái)確定位數(shù)N。第三張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)二進(jìn)制譯碼器(3-8線、4-16線)、二-十進(jìn)制譯碼器和顯示譯碼器等。譯碼器利用譯碼器設(shè)計(jì)實(shí)現(xiàn)組合電路的方法： 將邏輯函數(shù)轉(zhuǎn)換為最小項(xiàng)表達(dá)式； N個(gè)輸入變量N位地址控制信號(hào)端； 將表達(dá)式中包含的最小項(xiàng)對(duì)應(yīng)的輸出端取出連接到與非門的輸入端，與非門的輸出端

3、即為邏輯函數(shù)的輸出變量。第四張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ) 常見(jiàn)的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。 數(shù)據(jù)選擇器 確定Di，邏輯函數(shù)中包含的最小項(xiàng)對(duì)應(yīng)的Di取1，反之取0。1）N個(gè)輸入變量的設(shè)計(jì)方法： N個(gè)輸入變量N位地址控制信號(hào)端； 輸出變量輸出信號(hào)端； 利用n(2N)(N位地址控制)選一數(shù)據(jù)選擇器設(shè)計(jì)N+1個(gè)輸入變量的組合邏輯電路。第五張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ) 數(shù)據(jù)選擇器 將待實(shí)現(xiàn)的N+1個(gè)變量的函數(shù)式化簡(jiǎn)為N變量的邏輯函數(shù)形式； 比較化簡(jiǎn)式與選擇器表達(dá)式，確定Di 。Di可能為0、1

4、、第N+1個(gè)變量的原變量或反變量。2）N+1個(gè)輸入變量的設(shè)計(jì)方法： N個(gè)輸入變量N位地址控制信號(hào)端； 第N+1個(gè)變量在Di中設(shè)計(jì)； 輸出變量輸出信號(hào)端。 利用n(2N)(N位地址控制)選一數(shù)據(jù)選擇器設(shè)計(jì)N+1個(gè)輸入變量的組合邏輯電路。第六張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ) 數(shù)值比較器 對(duì)兩個(gè)數(shù)字進(jìn)行比較（A、B），以判斷其大小的邏輯電路。（多輸入，多輸出）輸入：兩個(gè)待比較二進(jìn)制數(shù) A、B(多位）。 輸出：比較結(jié)果 FBA=1，表示A大于BFBA=1，表示A小于BFBA= =1，表示A等于B 當(dāng)高位不相等時(shí)，無(wú)需比較低位，高位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)

5、果。當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。比較原則:第七張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ) 加法器半加器不考慮低位進(jìn)位的加法器。全加器本位兩個(gè)加數(shù)An 、 Bn 和來(lái)自低位的進(jìn)位Cn-1三者相加，得到和Sn 和該位的進(jìn)位信號(hào)Cn 。A被加數(shù)S和數(shù)CO進(jìn)位數(shù) CO半加器符號(hào)B加數(shù)A被加數(shù)S和數(shù)C進(jìn)位數(shù) Cj-1 CO全加器符號(hào)CI低位進(jìn)位數(shù)B加數(shù)第八張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)例3: 某組合邏輯電路的真值表如表4.2.4所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫(xiě)出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換

6、成與非與非形式:第九張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ) 用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路。 可見(jiàn)，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。第十張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)例4:某單位舉辦晚會(huì)，男士持紅票入場(chǎng)，女士持黃票入場(chǎng)，持綠票的不分男女均可以入場(chǎng)，試設(shè)計(jì)一控制入場(chǎng)放行的邏輯電路，并分別用分立門電路、數(shù)據(jù)選擇器、譯碼器來(lái)實(shí)現(xiàn)。解：用A為1、0表示男士、女士持票者，用B、C、D為1分別表示持有紅、黃、綠票，規(guī)定每人最多只能持有1張票，有2張或2張以上者為約束項(xiàng)。F=1表示放行。根據(jù)要求

7、，列真值表如下： 第十一張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)卡諾圖為：由真值表及卡諾圖可得：第十二張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)1）用分立門電路實(shí)現(xiàn)：第十三張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)2）用數(shù)據(jù)選擇器實(shí)現(xiàn)： 由表達(dá)式可知，可以用16選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯電路。第十四張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)3）用4線-16線譯碼器實(shí)現(xiàn)第十五張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精品課程數(shù)字電子技術(shù)基礎(chǔ)例5:試用8選1數(shù)據(jù)選擇器74LS151和必要的門電路實(shí)現(xiàn)下列邏輯函數(shù).（1）用兩片74LS151通過(guò)擴(kuò)展法實(shí)現(xiàn)。 （2）用一片74LS151實(shí)現(xiàn)。解：(1) 用兩片74LS151實(shí)現(xiàn)：第十六張，PPT共十八頁(yè)，創(chuàng)作于2022年6月電子技術(shù)基礎(chǔ)精