企業(yè)管理FPGA應(yīng)用詳介

1、FPGA應(yīng)用文章實(shí)時(shí)信號(hào)處理系統(tǒng) 摘要：簡(jiǎn)要敘述了常用的信號(hào)處理系統(tǒng)的類型與處理機(jī)結(jié)構(gòu)，介紹了正逐步得到廣泛應(yīng)用的處理機(jī)結(jié)構(gòu)，在此基礎(chǔ)上提出了一種實(shí)時(shí)信號(hào)處理的線性流水陣列，并舉例說明了該結(jié)構(gòu)的具體實(shí)現(xiàn)，最后分析說明了此結(jié)構(gòu)的優(yōu)越性。 關(guān)鍵詞：實(shí)時(shí)信號(hào)處理 處理機(jī)結(jié)構(gòu) 線性流水陣列 實(shí)時(shí)信信號(hào)處理理系統(tǒng)要要求必須須具有處處理大數(shù)數(shù)據(jù)量的的能力，以保證證系統(tǒng)的的實(shí)時(shí)性性；其次次對(duì)系統(tǒng)統(tǒng)的體積積、功耗耗、穩(wěn)定定性等也也有較嚴(yán)嚴(yán)格的要要求。實(shí)實(shí)時(shí)信號(hào)號(hào)處理算算法中經(jīng)經(jīng)常用到到對(duì)圖象象的求和和、求差差運(yùn)算，二維梯梯度運(yùn)算算，圖象象分割及及區(qū)域特特征提取取等不同同層次、不同種種類的處處理。其其中有的的運(yùn)

2、算本本身結(jié)構(gòu)構(gòu)比較簡(jiǎn)簡(jiǎn)單，但但是數(shù)據(jù)據(jù)量大，計(jì)算速速度要求求高；有有些處理理對(duì)速度度并沒有有特殊的的要求，但計(jì)算算方式和和控制結(jié)結(jié)構(gòu)比較較復(fù)雜，難以用用純硬件件實(shí)現(xiàn)。因此，實(shí)時(shí)信信號(hào)處理理系統(tǒng)是是對(duì)運(yùn)算算速度要要求高、運(yùn)算種種類多的的綜合性性信息處處理系統(tǒng)統(tǒng)。 信號(hào)處處理系統(tǒng)統(tǒng)的類型型與常用用處理機(jī)機(jī)結(jié)構(gòu) 根據(jù)信信號(hào)處理理系統(tǒng)在在構(gòu)成、處理能能力以及及計(jì)算問問題到硬硬件結(jié)構(gòu)構(gòu)映射方方法的不不同，將將現(xiàn)代信信號(hào)處理理系統(tǒng)分分為三大大類： 指令令集結(jié)構(gòu)構(gòu)（）系系統(tǒng)。在在由各種種微處理理器、處處理器或或?qū)Ｓ弥钢噶罴幪幚砥鞯鹊冉M成的的信號(hào)處處理系統(tǒng)統(tǒng)中，都都需要通通過系統(tǒng)統(tǒng)中的處處理器所所提供的的指

3、令系系統(tǒng)（或或微代碼碼）來描描述各種種算法，并在指指令部件件的控制制下完成成對(duì)各種種可計(jì)算算問題的的求解。 硬硬連線結(jié)結(jié)構(gòu)系統(tǒng)統(tǒng)。主要要是指由由專用集集成電路路（）構(gòu)成的的系統(tǒng)，其基本本特征是是功能固固定、通通常用于于完成特特定的算算法，這這種系統(tǒng)統(tǒng)適合于于實(shí)現(xiàn)功功能固定定和數(shù)據(jù)據(jù)結(jié)構(gòu)明明確的計(jì)計(jì)算問題題。不足足之處主主要在于于：設(shè)計(jì)計(jì)周期長(zhǎng)長(zhǎng)、成本本高，且且沒有可可編程性性，可擴(kuò)擴(kuò)展性差差。 可重構(gòu)構(gòu)系統(tǒng)?；咎靥卣魇窍迪到y(tǒng)中有有一個(gè)或或多個(gè)可可重構(gòu)器器件（如如），可重構(gòu)構(gòu)處理器器之間或或可重構(gòu)構(gòu)處理器器與結(jié)構(gòu)構(gòu)處理器器之間通通過互連連結(jié)構(gòu)構(gòu)構(gòu)成一個(gè)個(gè)完整的的計(jì)算系系統(tǒng)。 從系統(tǒng)統(tǒng)信號(hào)處處理

4、系統(tǒng)統(tǒng)的構(gòu)成成方式來來看，常常用的處處理機(jī)結(jié)結(jié)構(gòu)有下下面幾種種：?jiǎn)沃钢噶盍鲉螁螖?shù)據(jù)流流（）、單指指令流多多數(shù)據(jù)流流（）、多指指令流多多數(shù)據(jù)流流（）。 結(jié)構(gòu)構(gòu)通常由由一個(gè)處處理器和和一個(gè)存存貯器組組成，它它通過執(zhí)執(zhí)行單一一的指令令流對(duì)單單一的數(shù)數(shù)據(jù)流進(jìn)進(jìn)行操作作，指令令按順序序讀取，數(shù)據(jù)在在每一時(shí)時(shí)刻也只只能讀取取一個(gè)。弱點(diǎn)是是單片處處理器處處理能力力有限，同時(shí)，這種結(jié)結(jié)構(gòu)也沒沒有發(fā)揮揮數(shù)據(jù)處處理中的的并行性性潛力，所以在在實(shí)時(shí)系系統(tǒng)或高高速系統(tǒng)統(tǒng)中，很很少采用用結(jié)構(gòu)構(gòu)。 結(jié)結(jié)構(gòu)系統(tǒng)統(tǒng)由一個(gè)個(gè)控制器器、多個(gè)個(gè)處理器器、多個(gè)個(gè)存貯模模塊和一一個(gè)互連連網(wǎng)絡(luò)組組成。所所有“活活動(dòng)的”處理器器在同一一時(shí)

5、刻執(zhí)執(zhí)行同一一條指令令，但每每個(gè)處理理器執(zhí)行行這條指指令時(shí)所所用的數(shù)數(shù)據(jù)是從從它本身身的存儲(chǔ)儲(chǔ)模塊中中讀取的的。對(duì)操操作種類類多的算算法，當(dāng)當(dāng)要求存存取全局局?jǐn)?shù)據(jù)或或?qū)τ诓徊煌臄?shù)數(shù)據(jù)要求求做不同同的處理理時(shí)，它它是無法法獨(dú)立勝勝任的。另外， 一一般都要要求有較較多的處處理單元元和極高高的吞吐吐率，如如果系統(tǒng)統(tǒng)中沒有有足夠多多的適合合 處處理的任任務(wù)，采采用 是不合合算的。 結(jié)結(jié)構(gòu)就是是通常所所指的多多處理機(jī)機(jī)，典型型的系系統(tǒng)由多多臺(tái)處理理機(jī)、多多個(gè)存儲(chǔ)儲(chǔ)模塊和和一個(gè)互互連網(wǎng)絡(luò)絡(luò)組成，每臺(tái)處處理機(jī)執(zhí)執(zhí)行自己己的指令令，操作作數(shù)也是是各取各各的。結(jié)構(gòu)中中每個(gè)處處理器都都可以單單獨(dú)編程程，因而而這

6、種結(jié)結(jié)構(gòu)的可可編程能能力是最最強(qiáng)的。但由于于要用大大量的硬硬件資源源解決可可編程問問題，硬硬件利用用率不高高。 結(jié)結(jié)構(gòu) 隨隨著大規(guī)規(guī)模可編編程器件件的發(fā)展展，采用用結(jié)結(jié)構(gòu)的信信號(hào)處理理系統(tǒng)顯顯示出了了其優(yōu)越越性，正正逐步得得到重視視。與通通用集成成電路相相比，芯片具具有體積積小、重重量輕、功耗低低、可靠靠性高等等幾個(gè)方方面的優(yōu)優(yōu)勢(shì)，而而且在大大批量應(yīng)應(yīng)用時(shí)，可降低低成本。 現(xiàn)場(chǎng)場(chǎng)可編程程門陣列列（）是在專專用的的基礎(chǔ)上上發(fā)展出出來的，它克服服了專用用不夠夠靈活的的缺點(diǎn)。與其他他中小規(guī)規(guī)模集成成電路相相比，其其優(yōu)點(diǎn)主主要在于于它有很很強(qiáng)的靈靈活性，即其內(nèi)內(nèi)部的具具體邏輯輯功能可可以根據(jù)據(jù)需要配配

7、置，對(duì)對(duì)電路的的修改和和維護(hù)很很方便。目前，的容容量已經(jīng)經(jīng)跨過了了百萬門門級(jí)，使使得成成為解決決系統(tǒng)級(jí)級(jí)設(shè)計(jì)的的重要選選擇方案案之一。 結(jié)構(gòu)最最大的特特點(diǎn)是結(jié)結(jié)構(gòu)靈活活，有較較強(qiáng)的通通用性，適于模模塊化設(shè)設(shè)計(jì)，從從而能夠夠提高算算法效率率；同時(shí)時(shí)其開發(fā)發(fā)周期較較短，系系統(tǒng)易于于維護(hù)和和擴(kuò)展，適合于于實(shí)時(shí)信信號(hào)處理理。 實(shí)實(shí)時(shí)信號(hào)號(hào)處理系系統(tǒng)中，低層的的信號(hào)預(yù)預(yù)處理算算法處理理的數(shù)據(jù)據(jù)量大，對(duì)處理理速度的的要求高高，但運(yùn)運(yùn)算結(jié)構(gòu)構(gòu)相對(duì)比比較簡(jiǎn)單單，適于于用進(jìn)進(jìn)行硬件件實(shí)現(xiàn)，這樣能能同時(shí)兼兼顧速度度及靈活活性。高高層處理理算法的的特點(diǎn)是是所處理理的數(shù)據(jù)據(jù)量較低低層算法法少，但但算法的的控制結(jié)結(jié)構(gòu)復(fù)

8、雜雜，適于于用運(yùn)算算速度高高、尋址址方式靈靈活、通通信機(jī)制制強(qiáng)大的的芯片來來實(shí)現(xiàn)。 線線性流水水陣列結(jié)結(jié)構(gòu) 在在我們的的工作中中，設(shè)計(jì)計(jì)并實(shí)現(xiàn)現(xiàn)了一種種實(shí)時(shí)信信號(hào)處理理結(jié)構(gòu)。它采用用模塊化化設(shè)計(jì)和和線性流流水陣列列結(jié)構(gòu)(圖)。 這這種線性性流水陣陣列結(jié)構(gòu)構(gòu)具有如如下特點(diǎn)點(diǎn)： 接口簡(jiǎn)簡(jiǎn)單。各各處理單單元（）之之間采用用統(tǒng)一的的外部接接口。 易于于擴(kuò)充和和維護(hù)。各個(gè)的內(nèi)內(nèi)部結(jié)構(gòu)構(gòu)完全相相同，而而且外部部接口統(tǒng)統(tǒng)一，所所以系統(tǒng)統(tǒng)很容易易根據(jù)需需要進(jìn)行行硬件的的配置和和擴(kuò)充。當(dāng)某個(gè)個(gè)模塊出出現(xiàn)故障障時(shí)，也也易于更更換。 處理理模塊的的規(guī)范結(jié)結(jié)構(gòu)能夠夠支持多多種處理理模式，可以適適應(yīng)不同同的處理理算法。

9、 每個(gè)個(gè)的的核心由由芯片和和可重構(gòu)構(gòu)器件組成，另外還還包括一一些外圍圍的輔助助電路，如存儲(chǔ)儲(chǔ)器、先先進(jìn)先出出（）器件及及 等（圖圖）?？芍貥?gòu)構(gòu)器件電電路與處處理器相相連，利利用處理理器強(qiáng)大大的功能能實(shí)現(xiàn)單單元電路路內(nèi)部和和各個(gè)單單元之間間的通信信。從的的角度來來看，可可重構(gòu)器器件相相當(dāng)于它它的宏功功能協(xié)處處理器（）。 中中的其他他電路輔輔助核心心電路進(jìn)進(jìn)行工作作。和各自帶帶有，用用于存放放處理過過程所需需要的數(shù)數(shù)據(jù)及中中間結(jié)果果。 中存存儲(chǔ)了的的執(zhí)行程程序和的配置置數(shù)據(jù)。先進(jìn)先先出（）器件件則用于于實(shí)現(xiàn)信信號(hào)處理理中常用用到的一一些操作作，如延延時(shí)線、順序存存儲(chǔ)等。每個(gè)單獨(dú)獨(dú)做成一一塊，各各級(jí)

10、之間通通過插座座與底板板相連。底板的的結(jié)構(gòu)很很簡(jiǎn)單，主要由由幾個(gè)串串連的插插座構(gòu)成成，其作作用是向向各個(gè)提供供通信通通道和電電源供應(yīng)應(yīng)?？梢砸愿鶕?jù)需需要安排排底板上上插座的的個(gè)數(shù)，組成多多級(jí)線性性陣列結(jié)結(jié)構(gòu)。這這種模塊塊化設(shè)計(jì)計(jì)的突出出優(yōu)點(diǎn)在在于，它它使得對(duì)對(duì)系統(tǒng)的的功能擴(kuò)擴(kuò)充和維維護(hù)變得得非常簡(jiǎn)簡(jiǎn)單。需需要時(shí)，只要插插上或更更換電路板板，就可可以實(shí)現(xiàn)現(xiàn)系統(tǒng)的的擴(kuò)展和和故障的的排除。每一級(jí)級(jí)中中的都有有通信端端口與前前級(jí)和后后級(jí)電路板板相連，可以很很方便地地控制和和協(xié)調(diào)它它們之間間的工作作。 應(yīng)用實(shí)實(shí)例 我我們應(yīng)用用上述線線性流水水陣列結(jié)結(jié)構(gòu)實(shí)現(xiàn)現(xiàn)了一個(gè)個(gè)實(shí)時(shí)目目標(biāo)檢測(cè)測(cè)系統(tǒng)，該系統(tǒng)統(tǒng)的任務(wù)務(wù)

11、主要是是接收攝攝像頭輸輸出的灰灰度圖象象，經(jīng)預(yù)預(yù)處理、編碼、直線擬擬合和目目標(biāo)識(shí)別別后，輸輸出結(jié)果果到機(jī)顯示示。在這這個(gè)任務(wù)務(wù)中，預(yù)預(yù)處理模模塊包括括抽樣、卷積和和編碼等等步驟，屬于低低層的處處理，其其運(yùn)算數(shù)數(shù)據(jù)量大大，但運(yùn)運(yùn)算結(jié)構(gòu)構(gòu)較規(guī)則則，適于于用進(jìn)進(jìn)行純硬硬件實(shí)現(xiàn)現(xiàn)；而直直線擬合合及目標(biāo)標(biāo)識(shí)別等等高層圖圖象處理理算法，所處理理的數(shù)據(jù)據(jù)量相對(duì)對(duì)較少，但要用用到多種種數(shù)據(jù)結(jié)結(jié)構(gòu)，其其控制也也復(fù)雜得得多，我我們用編編程來實(shí)實(shí)現(xiàn)。 重構(gòu)處處理模塊塊采用的的是公司司的系列列芯片片。這是是一種基基于的的現(xiàn)場(chǎng)可可編程門門陣列。表給給出了 系列的一些些參數(shù)。表1 XC552000系列FFPGAA的一些些

12、參數(shù)器件XC52204XC52206XC52210XC52215邏輯單元元4807841296619366最大邏輯輯門60000100000160000230000多功能塊塊10112141141811822222CLB120196324484觸發(fā)器4807841296619366I/O124148196244 系列邏輯功功能的實(shí)實(shí)現(xiàn)由內(nèi)內(nèi)部規(guī)則則排列的的邏輯單單元陣列列（）來來完成，它是的主要要部分。的核心心是可重重構(gòu)邏輯輯塊（），四周周是一些些輸入輸出塊塊（）。和之間間通過片片內(nèi)的布布線資源源相連接接。由配配置代碼碼驅(qū)動(dòng)，和的具具體邏輯輯功能及及它們的的互聯(lián)關(guān)關(guān)系由配配置數(shù)據(jù)據(jù)決定。整個(gè)模

13、塊的的設(shè)計(jì)實(shí)實(shí)現(xiàn)在公公司的 開開發(fā)平臺(tái)臺(tái)上完成成。該系系統(tǒng)支持持設(shè)計(jì)輸輸入、邏邏輯仿真真、設(shè)計(jì)計(jì)實(shí)現(xiàn)（設(shè)計(jì)綜綜合）和和時(shí)序仿仿真等系系統(tǒng)開發(fā)發(fā)全過程程。 在選用用芯片時(shí)時(shí)，主要要應(yīng)考慮慮性能能能否滿足足快速判判讀算法法的要求求，具體體說就是是要求選選擇那些些指令周周期短、數(shù)據(jù)吞吞吐率高高、通信信能力強(qiáng)強(qiáng)、指令令集功能能完備的的處理器器，同時(shí)時(shí)也要兼兼顧功耗耗和開發(fā)發(fā)支持環(huán)環(huán)境等因因素。表表列出出了一些些常用微微處理器器的性能能參數(shù)。 我們們選擇的的是應(yīng)用用廣泛、性價(jià)比比較高的的芯片。它是美美國(guó)公司推推出的為為滿足并并行處理理需求的的位位浮點(diǎn)。主要特特性如下下：表22 常用用微處理理器對(duì)照照表處

14、理器類類型DSP（Mottoroola)ADSPPTMS332096000256155621022021011C30C40C50字長(zhǎng)/bbit32163216323216指令周期期/nss5050506033255010244浮點(diǎn)FFFT時(shí)時(shí)間/mms1.0442.3330.9662.0772.3661.9333.422 外部部時(shí)鐘，內(nèi)內(nèi)部時(shí)鐘鐘，所有指指令均單單周期完完成，處處理器內(nèi)內(nèi)部采用用高度并并行機(jī)制制，可同同時(shí)進(jìn)行行多達(dá)項(xiàng)各各類操作作。 兩套相相同的外外部數(shù)據(jù)據(jù)、地址址總線，支持局局部存儲(chǔ)儲(chǔ)器和全全局共享享存儲(chǔ)器器。 個(gè)高高速并行行通信口口，采用用異步傳傳輸方式式，最大大速率可可達(dá)。

15、通通過令牌牌傳遞可可靈活實(shí)實(shí)現(xiàn)數(shù)據(jù)據(jù)雙向傳傳輸，這這種結(jié)構(gòu)構(gòu)很適合合之間的的互連。 個(gè)通道道，每個(gè)個(gè)通道的的最大速速率可達(dá)達(dá)。內(nèi)部部總線與與的地址址、數(shù)據(jù)據(jù)、指令令總線完完全分開開，避開開了總線線使用上上的瓶頸頸。 從從結(jié)構(gòu)和和功能上上看，很很適合與與可重構(gòu)構(gòu)器件互互相配合合起來構(gòu)構(gòu)成高速速、高精精度的實(shí)實(shí)時(shí)信息息處理系系統(tǒng)，并并完全可可以勝任任圖像信信息的實(shí)實(shí)時(shí)處理理任務(wù)；此外，的開發(fā)發(fā)系統(tǒng)也也比較完完備，支支持語語言和匯匯編語言言編程，能夠方方便地進(jìn)進(jìn)行算法法移植和和軟硬硬件的協(xié)協(xié)同設(shè)計(jì)計(jì)。 衡衡量系統(tǒng)統(tǒng)的整體體性能不不僅要看看所使用用的器件件和所能能完成的的功能，還要看看器件之之間采用用

16、怎樣的的互連結(jié)結(jié)構(gòu)。可可以完成成模塊級(jí)級(jí)的任務(wù)務(wù)，起到到的協(xié)處處理器的的作用。它的可可編程性性使它既既具有專專用集成成電路的的速度，又具有有很高的的靈活性性。內(nèi)部部結(jié)構(gòu)的的主要優(yōu)優(yōu)勢(shì)是：所有指指令的執(zhí)執(zhí)行時(shí)間間都是單單周期，指令采采用流水水線，內(nèi)內(nèi)部的數(shù)數(shù)據(jù)、地地址、指指令及總總線分開開，有較較多的寄寄存器。這些特特征使它它有較高高的處理理速度。具有有硬件的的高速性性，而具具有軟件件的靈活活性，從從器件上上考察，能夠滿滿足處理理復(fù)雜算算法的要要求。同同時(shí)，的的個(gè)通通信口和和個(gè)通通道使其其能夠在在不被中中斷的情情況下比比較從容容地應(yīng)付付與外界界大量的的數(shù)據(jù)交交換。 從內(nèi)部互互連來看看，使用用了專

17、用用的通信信口完成成與的的互連，能夠保保證在任任何情況況下與與的數(shù)據(jù)據(jù)通道的的暢通。另外，和各各自都有有輸入端端口，使使得系統(tǒng)統(tǒng)的處理理結(jié)構(gòu)多多樣化。比如，可以以作為處處理流程程中的一一個(gè)模塊塊，獨(dú)立立完成某某項(xiàng)功能能，也可可以作為為的協(xié)處處理器，通過的的調(diào)用來來完成特特定的子子函數(shù)。底板將將互連性性延伸到到之之間，使使得多個(gè)個(gè)電路板板能夠組組成多處處理機(jī)系系統(tǒng)。前前級(jí)的既既可以與與下一級(jí)級(jí)的通信信，也可可以將數(shù)數(shù)據(jù)發(fā)送送到下一一級(jí)的。 綜綜上所述述，本文文提出的的基于的線線性流水水陣列結(jié)結(jié)構(gòu)，為為設(shè)計(jì)中中如何處處理軟硬硬件的關(guān)關(guān)系提供供了一個(gè)個(gè)較好的的解決方方案。同同時(shí)，該該系統(tǒng)具具有靈活活

18、的處理理結(jié)構(gòu)，對(duì)不同同結(jié)構(gòu)的的算法都都有較強(qiáng)強(qiáng)的適應(yīng)應(yīng)能力，尤其適適合實(shí)時(shí)時(shí)信號(hào)處處理任務(wù)務(wù)。在測(cè)控系系統(tǒng)中用用IP核核實(shí)現(xiàn)DD/A轉(zhuǎn)轉(zhuǎn)換 摘要：采采用數(shù)字字化技術(shù)術(shù)、在測(cè)測(cè)控系統(tǒng)統(tǒng)中用IIP核實(shí)實(shí)現(xiàn)D/A轉(zhuǎn)換換，并且且在1片片可編程程邏輯器器件中實(shí)實(shí)現(xiàn)。它它不受溫溫度的影影響，既既可保持持高分辨辨率，又又可降低低對(duì)電路路精度和和穩(wěn)定度度的要求求，并減減少元件件的數(shù)量量。 關(guān)關(guān)鍵詞：IP D/AA VHHDL 可編程程邏輯器器件在各類電電子系統(tǒng)統(tǒng)中，數(shù)數(shù)字電路路所占比比重越來來越大。這主要要是因?yàn)闉閿?shù)字電電路相對(duì)對(duì)于模擬擬電路有有一些突突出的優(yōu)優(yōu)點(diǎn)，例例如：*數(shù)字電電路中的的有源器器件工作作在

19、飽和和區(qū)與截截止區(qū)，工作狀狀態(tài)穩(wěn)定定；*數(shù)字電電路處理理的是二二值信號(hào)號(hào)，易于于存儲(chǔ)和和再生；*數(shù)字電電路是由由大量相相同的基基本單元元，如門門、觸發(fā)發(fā)器等所所組成，易于大大規(guī)模集集成，易易于自動(dòng)動(dòng)化設(shè)計(jì)計(jì)工具的的應(yīng)用等等。由于數(shù)字字電路的的以上特特點(diǎn)，再再加上數(shù)數(shù)字計(jì)算算機(jī)和數(shù)數(shù)字信號(hào)號(hào)處理技技術(shù)的迅迅速發(fā)展展，使得得數(shù)字電電路從集集成規(guī)模模、應(yīng)用用范圍及及設(shè)計(jì)自自動(dòng)化程程度等方方面大大大超過了了模擬電電路，越越來越多多的由模模擬電路路實(shí)現(xiàn)的的功能轉(zhuǎn)轉(zhuǎn)由數(shù)字字電路實(shí)實(shí)現(xiàn)，進(jìn)進(jìn)入了電電子系統(tǒng)統(tǒng)數(shù)字化化的時(shí)代代。在測(cè)控系系統(tǒng)采用用數(shù)字化化技術(shù)，將原來來由模擬擬電路實(shí)實(shí)現(xiàn)的DD/A由由數(shù)字電電路實(shí)

20、現(xiàn)現(xiàn)。1 IPP核介紹紹IP（知知識(shí)產(chǎn)權(quán)權(quán)）核將將一些在在數(shù)字電電路中常常用，但但比較復(fù)復(fù)雜的功功能塊，如FIIR濾波波器、SSDRAAM控制制器、PPCI接接口等設(shè)設(shè)計(jì)成可可修改參參數(shù)的模模塊。IIP核的的重用是是設(shè)計(jì)人人員贏得得迅速上上市時(shí)間間的主要要策略。隨著CCPLDD/FPPGA的的規(guī)模越越來越大大，設(shè)計(jì)計(jì)越來越越復(fù)雜（IC的的復(fù)雜度度以每年年55%的速率率遞增，而設(shè)計(jì)計(jì)能力每每年僅提提高211%），設(shè)計(jì)者者的主要要任務(wù)是是在規(guī)定定的時(shí)間間周期內(nèi)內(nèi)完成復(fù)復(fù)雜的設(shè)設(shè)計(jì)。調(diào)調(diào)用IPP核能避避免重復(fù)復(fù)勞動(dòng)，大大減減輕工程程師的負(fù)負(fù)擔(dān)，因因此使用用IP核核是一個(gè)個(gè)發(fā)展趨趨勢(shì)。IP核包包括硬I

21、IP與軟軟IP。可配置置IP是是參數(shù)化化后的可可重定目目標(biāo)IPP，其優(yōu)優(yōu)點(diǎn)是可可以對(duì)功功能加以以裁剪，以符合合特定的的應(yīng)用。這些參參數(shù)包括括總線寬寬度、存存儲(chǔ)器容容量、使使能或禁禁止功能能塊。硬IP最最大的優(yōu)優(yōu)點(diǎn)是確確保性能能，如速速度、功功耗等。然而，硬IPP難以轉(zhuǎn)轉(zhuǎn)移到新新工藝或或集成到到新結(jié)構(gòu)構(gòu)中，是是不可重重配置的的。軟IP是是以綜合合形式交交付的，因而必必須在目目標(biāo)工藝藝中實(shí)現(xiàn)現(xiàn)，并由由系統(tǒng)設(shè)設(shè)計(jì)者驗(yàn)驗(yàn)證。其其優(yōu)點(diǎn)是是源代碼碼靈活，可重定定目標(biāo)于于多種制制作工藝藝，在新新功能級(jí)級(jí)中重新新配置。不過目前前大多數(shù)數(shù)庫(kù)是收收費(fèi)的，但也可可以從網(wǎng)網(wǎng)上下載載一些免免費(fèi)的IIP核。2 用IIP核

22、實(shí)實(shí)現(xiàn)的DD/A轉(zhuǎn)轉(zhuǎn)換器的的功能及及特點(diǎn)數(shù)字到模模擬轉(zhuǎn)換換器（DDACss）將一一個(gè)二進(jìn)進(jìn)制數(shù)轉(zhuǎn)轉(zhuǎn)換為與與之對(duì)應(yīng)應(yīng)的電壓壓值，目目前常用用的D/A轉(zhuǎn)換換器都是是由電阻阻或電容容加權(quán)網(wǎng)網(wǎng)絡(luò)、受受碼元控控制的開開關(guān)和基基準(zhǔn)電壓壓或電流流源組成成。當(dāng)DD/A轉(zhuǎn)轉(zhuǎn)換器需需要轉(zhuǎn)換換的信號(hào)號(hào)每次取取樣字長(zhǎng)長(zhǎng)很長(zhǎng)時(shí)時(shí)，對(duì)這這些電路路的精度度要求很很高，并并且還必必須在整整個(gè)溫度度范圍和和整個(gè)使使用壽命命期間內(nèi)內(nèi)保持電電路參數(shù)數(shù)的穩(wěn)定定。例如如，一個(gè)個(gè)16位位的D/A轉(zhuǎn)換換器，其其MSBB的精度度必須在在1/22 166以內(nèi)，這是很很困難的的。所以以，需尋尋求一種種中保持持高分辨辨率又可可降低對(duì)對(duì)電路精精度和

23、穩(wěn)穩(wěn)定度要要求的方方法?？删C合的的Dellta-Siggma DACC（術(shù)語語Dellta-Siggma分分別指算算術(shù)差與與和，即即-DDAC），是XXiliinx公公司提供供的免費(fèi)費(fèi)IP核核，可從從網(wǎng)上下下載得到到。Deltta-SSigmma DDAC使使用數(shù)字字技術(shù)，因而它它不溫度度的影響響，并且且能在一一片可編編程邏輯輯器件中中實(shí)現(xiàn)。避免在在D/AA轉(zhuǎn)換器器中使用用匹配電電阻，不不僅能更更便宜，而且，其轉(zhuǎn)換換是線性性的。DDeltta-SSigmma DDAC實(shí)實(shí)際上是是高速單單個(gè)位的的DACC，用數(shù)數(shù)字反饋饋技術(shù)，在輸出出端產(chǎn)生生一串脈脈沖。脈脈沖串中中信號(hào)為為高電平平的時(shí)間間部分與

24、與二進(jìn)制制輸入成成比例，當(dāng)這個(gè)個(gè)脈沖串串通過一一個(gè)模擬擬低通濾濾波器后后就得到到一個(gè)模模擬輸出出信號(hào)。圖1是一一個(gè)典型型的可編編程邏輯輯器件實(shí)實(shí)現(xiàn)的DDAC的的頂層電電路圖，輸入信信號(hào)有復(fù)復(fù)位信號(hào)號(hào)、時(shí)鐘鐘信號(hào)以以及二進(jìn)進(jìn)制數(shù)據(jù)據(jù)總線。輸出DDACooutDDrvrr驅(qū)動(dòng)一一個(gè)外部部的低通通濾波器器Vouut能從從0VVccco。這這里Vccco是是FPGGA II/O塊塊的供電電電壓。輸入/輸出詳詳細(xì)說明明如表11所列。表1 輸入輸輸出描述述表信 號(hào)號(hào)方 向向描 述述DACOOUT輸出驅(qū)動(dòng)外部部低通濾濾波器的的脈沖串串（通過過一個(gè)輸輸出驅(qū)動(dòng)動(dòng)器）DACIIN輸入數(shù)字輸入入總線，值必須須設(shè)置成

25、成鐘的正正沿clk輸入正沿有效效Reseet輸入復(fù)位信號(hào)號(hào)初始化化SiggmaLLatcch和輸輸出D觸觸發(fā)器 DAC的的二進(jìn)制制輸入是是一個(gè)無無符號(hào)數(shù)數(shù)?！?0”代表表最低電電壓，輸輸出的模模擬電壓壓也只有有正的。“0”輸入產(chǎn)產(chǎn)生0VV輸出，輸入端端全“11”，則則輸出近近似達(dá)到到Vccco。圖2是DDeltta-SSigmma DDAC的的原理框框圖，二二進(jìn)制輸輸入的位位寬是可可變的。為簡(jiǎn)單單起見，電路原原理圖描描述了一一個(gè)8位位二進(jìn)制制輸入的的DACC。在這個(gè)器器件中，二進(jìn)制制加法器器用來產(chǎn)產(chǎn)生和，也用來來產(chǎn)生差差。盡管管Dellta Addder的的輸入是是無符號(hào)號(hào)數(shù)，兩兩個(gè)加法法器的

26、輸輸出卻都都是有符符號(hào)數(shù)。Dellta Addder計(jì)計(jì)算DAAC輸入入和當(dāng)前前DACC輸出的的差，并并用一個(gè)個(gè)二進(jìn)制制數(shù)表示示。因?yàn)闉镈ACC的輸出出是一個(gè)個(gè)單個(gè)的的位，因因此它不不是1就就是0。如圖22所示，當(dāng)輸入入加上由由Siggma Lattch的的輸出的的兩個(gè)拷拷貝與00構(gòu)成的的10位位數(shù)，就就產(chǎn)生差差值，這這也補(bǔ)償償了DAACINN是無符符號(hào)數(shù)的的事實(shí)。Siggma Addder將將它原來來的輸出出（保存存在Siigmaa Laatchh中）與與當(dāng)前的的Dellta Addder的的輸出相相加。圖1中輸輸出電壓壓與輸入入電壓的的關(guān)系為為VOUTT=(DDACIIN/(2MSSBI+

27、1)VCCCO式中單位位為V。例如，對(duì)對(duì)于一個(gè)個(gè)8位DDAC（MSBBI=77）,最最后的輸輸出是這這樣：DDACIIN輸入入是0，則輸出出也是00；DAACINN輸入是是十六進(jìn)進(jìn)制數(shù)FFF時(shí)，輸出值值為最大大(2555/2256)Vccco。阻容低通通濾波器器適合多多數(shù)應(yīng)用用需要，一個(gè)簡(jiǎn)簡(jiǎn)單的阻阻容低通通濾波器器就能工工作得很很好。Vs的定定義是：DACC輸入增增加或減減少時(shí)，在Voout端端產(chǎn)生變變化的絕絕對(duì)值。對(duì)一個(gè)個(gè)8位DDAC，Vs等等于（11/2556）Vccco。Voutt能夠產(chǎn)產(chǎn)生在00VVVccoo之間可可變的電電壓，具具體的值值由DAACINN的位寬寬和輸入入的數(shù)值值決定。

28、Deltta-SSigmma DDAC適適合需要要相對(duì)高高精度的的低頻應(yīng)應(yīng)用。在在這種應(yīng)應(yīng)用中，電壓不不會(huì)很快快地變化化，因此此，RCC的時(shí)間間常數(shù)可可以很大大，以減減小噪聲聲。這種DAAC最廣廣泛的應(yīng)應(yīng)用就是是產(chǎn)生通通常直流流電壓。這包括括電壓控控制振蕩蕩器、電電壓控制制運(yùn)算放放大器、I/OO參數(shù)電電壓、可可編程電電壓源、波形發(fā)發(fā)生器（正弦、三角等等）、AA/D轉(zhuǎn)轉(zhuǎn)換中的的參考電電壓等。Deltta-SSigmma DDAC是是一個(gè)例例子，說說明高速速可編程程邏輯器器件能用用于混合合信號(hào)系系統(tǒng)，以以減少元元件的數(shù)數(shù)量?？煽删幊踢夁壿嬈骷乃俣榷群兔芏榷仁顾鼈儌兂蔀槟ＤM信號(hào)號(hào)產(chǎn)生和和處理方

29、方面理想想的元件件。3 用VVHDLL語言編編寫的程程序librraryy ieeee;use ieeeesttd_llogiic_111644.alll;use ieeee.sstd_loggic_ariith.alll;use ieeee.sstd_loggic_unssignned.alll;entiity dacc_dss issportt(reesett :iin sstd_loggic;clk :inn sttd_llogiic;din :inn sttd_llogiic_vvecttor(7 ddownnto 0);-SSignned inttegeerdoutt :oout s

30、tdd_loogicc;);end dacc_dss;archhiteectuure arcch_ddac_ds of dacc_dss isssignnal errror :sttd_llogiic_vvecttor(9 ddownnto 0);-EErroor aaccuumullatoor iis 22 biits larrgerrconsstannt zzeroos:sstd_loggic_vecctorr(7 dowwntoo 0):=(othherss=0);begiinproccesss(reesett,cllk,ddin)variiablle vval :sttd_llogii

31、c_vvecttor(9 ddownnto 0);begiinif rreseet=1tthennerroor0);doutt=0;elsiif cclkeveent andd cllk=1 theen-vaal:=dinn+errrorr;diin iis ssignn exxtenndedd too nbbitss+2val:=(ddin(dinnhiigh)&diin(ddinhiggh)&dinn)+eerroor;if vval(vallhiigh)=00thhendoutt=1;erroor=vall+(11& zzeroos);elseedoutt=0;erroor=vall+(

32、01&zeeross);end if;end if;end proocesss;end arcch_ddac_ds;4 芯片片的選擇擇和配置置選擇MAAX70000SS系列可可編程邏邏輯器件件，編譯譯后由MMAX+PLUUS III軟件件自動(dòng)配配置進(jìn)EEMP770322SLCC44芯芯片，將將生成的的目標(biāo)文文件通過過編程電電纜對(duì)器器件進(jìn)行行編程。將該IPP核實(shí)現(xiàn)現(xiàn)的D/A轉(zhuǎn)換換器用于于新型智智能電阻阻爐溫度度控制儀儀中，因因?yàn)檎{(diào)節(jié)節(jié)爐溫的的信號(hào)不不要求變變化很快快，因此此DACC的輸入入二進(jìn)制制信號(hào)為為緩變信信號(hào)。對(duì)對(duì)于這種種低頻應(yīng)應(yīng)用，可可以將RRC時(shí)間間常數(shù)取取得較大大，以減減小噪聲聲。這

33、樣樣，可綜綜合的VVHDLL語言DDeltta-SSigmma DDAC模模塊配置置進(jìn)EMMP70032芯芯片后，達(dá)到了了預(yù)期的的效果。 基于FPPGA的的USBB2.00控制器器設(shè)計(jì)摘要：介介紹了一一種用VVHDLL設(shè)計(jì)UUSB22.0功功能控制制器的方方法，詳詳術(shù)了其其原理和和設(shè)計(jì)思思想，并并在FPPGA上上予以實(shí)實(shí)現(xiàn)。關(guān)鍵詞：USBB VHHDL FPGGA在視頻存存儲(chǔ)和圖圖像寬帶帶領(lǐng)域中中，經(jīng)常常遇到實(shí)實(shí)時(shí)高速速數(shù)據(jù)傳傳輸?shù)囊蟆?20000年4月月，由IInteel、MMicrrosooft、NECC、Coompaaq、LLuceent、Phiilliips等等公司共共同制訂訂的U

34、SSB2.0（UUnivverssal Serriall Buus）傳傳輸協(xié)議議，其速速度遠(yuǎn)遠(yuǎn)遠(yuǎn)超過了了目前使使用IEEEE113944接口進(jìn)進(jìn)行視頻頻傳輸?shù)牡?000Mbpps，達(dá)達(dá)到了4480MMbpss；而且且具有即即插即用用的PnnP（PPlugg Annd PPlayy）、可可進(jìn)行菊菊花鏈?zhǔn)绞降募?jí)聯(lián)聯(lián)（通過過USBB HUUB進(jìn)行行外圍擴(kuò)擴(kuò)展）、可串連連多達(dá)1127個(gè)個(gè)USBB設(shè)備等等優(yōu)點(diǎn)。應(yīng)用該該協(xié)議可可支持實(shí)實(shí)時(shí)語音音、音頻頻和視頻頻數(shù)據(jù)的的傳輸。本文針對(duì)對(duì)高速數(shù)數(shù)據(jù)傳輸輸需求，根據(jù)UUSB22.0的的協(xié)議規(guī)規(guī)范，利利用VHHDL語語言實(shí)現(xiàn)現(xiàn)符合該該協(xié)議的的功能控控制器，在視頻頻

35、壓解系系統(tǒng)中使使數(shù)據(jù)在在PC與與外設(shè)之之間高速速傳輸。如圖11所示由由視頻AA/D采采集的原原始視頻頻數(shù)據(jù)，在Phhiliips公公司生產(chǎn)產(chǎn)的TMM13000專用用視頻處處理器中中壓縮后后，通過過USBB控制器器送至PPC機(jī)。PC機(jī)機(jī)的整個(gè)個(gè)通過UUSB控控制器傳傳輸?shù)絋TM13300，解壓后后發(fā)送至至視頻DD/A。1 控制制器結(jié)構(gòu)構(gòu)原理USB22.0控控制器結(jié)結(jié)構(gòu)框圖圖如圖22所示?？刂破髌髦饕捎蓛蓚€(gè)部部分組成成，其一一為與外外設(shè)的接接口，另另一個(gè)是是內(nèi)部協(xié)協(xié)議層邏邏輯PLL（Prrotoocoll Laayerr）。內(nèi)內(nèi)部存儲(chǔ)儲(chǔ)器仲裁裁器實(shí)現(xiàn)現(xiàn)對(duì)內(nèi)部部DMAA和外部部總線對(duì)對(duì)存儲(chǔ)器器訪問

36、之之間的仲仲裁。PPL則實(shí)實(shí)現(xiàn)USSB的數(shù)數(shù)據(jù)I/O和控控制。接口有三三種：一一種是與與微控制制器之間間的功能能接口；一種是是與單口口同步靜靜態(tài)存儲(chǔ)儲(chǔ)器（SSSRAAM）之之間的接接口；另另外一種種是與物物理層之之間的接接口。這這里符合合UTMMI（UUSB Traanscceivver Maccroccelll Innterrfacce）規(guī)規(guī)范定義義。2 控制制器實(shí)現(xiàn)現(xiàn)控制器接接口的信信號(hào)框圖圖如圖33所示。存儲(chǔ)器器采用標(biāo)標(biāo)準(zhǔn)的單單口SRRAM，其信號(hào)號(hào)接口由由32位位數(shù)據(jù)線線SRAAM_DDATAA、155位地址址線SRRAM_ADDDR及讀讀寫信號(hào)號(hào)（SRRAM_WE和和SRAAM_RR

37、D）組組成，系系統(tǒng)所需需SRAAM的容容量為22 155322bitt=1228KBB。而與微控控制器之之間的接接口信號(hào)號(hào)包括332位數(shù)數(shù)據(jù)線DDATAA、188位地址址線ADDDR以以及DMMA請(qǐng)求求和響應(yīng)應(yīng)信號(hào)（DMAA_REEQ和DDMA_ACKK）。由由于要支支持到1128KKB，需需要177位地址址線，另另外還需需要一根根地址線線來選通通SSRRAM和和USBB控制器器內(nèi)部的的寄存器器，總共共需要118根地地址線aaddrr177:0。定義義如下：USB_RF_SELL = ！aaddrr177；USB_MEMM_SEEL =adddr17;第18位位地址aaddrr177為高高時(shí)選

38、擇擇緩沖存存儲(chǔ)器，否則選選擇內(nèi)部部寄存器器。地址址adddr116:22直接接用于存存儲(chǔ)器SSSRAAM的地地址。2.1 UTMMI接口口UTMII接口信信號(hào)包括括：與發(fā)發(fā)送數(shù)據(jù)據(jù)相關(guān)的的信號(hào)（TxVValiid、TTxReeadyy等），與接收收數(shù)據(jù)相相關(guān)的信信號(hào)（RRxAcctivve、RRxVaalidd、RxxErrror等等）以及及16位位雙向數(shù)數(shù)據(jù)線。在物理層層，該控控制器需需要一個(gè)個(gè)外部的的USBB收發(fā)器器（Trranssceiiverr），本本文采用用的是PPhillipss公司的的ISPP15001芯片片。該芯芯片用作作USBB2.00的模擬擬前端，從USSB電纜纜來的差差分

39、信號(hào)號(hào)進(jìn)行反反轉(zhuǎn)不歸歸零碼（NRZZI）解解碼和位位解填充充轉(zhuǎn)換成成16位位并行數(shù)數(shù)據(jù)；反反之，116位并并行數(shù)據(jù)據(jù)通過一一個(gè)差分分驅(qū)動(dòng)電電路經(jīng)過過串行化化、位填填充和NNRZII編碼輸輸出到UUSB電電纜上。ISPP15001通過過管腳MMODEE0和MMODEE1決定定收發(fā)器器的工作作模式，共有44種工作作模式：MODDE11:0為“000”時(shí)時(shí)，收發(fā)發(fā)器處于于斷開狀狀態(tài)；為為“011”時(shí)處處于全速速（Fuull Speeed）模式（此時(shí)UUSB帶帶寬為112Mbb/s）；為“10”時(shí)是高高速（HHighh Sppeedd）模式式（此時(shí)時(shí)USBB最大帶帶寬是4480MMb/ss）；為為“1

40、11”時(shí)是是HS chiirp模模式。UTMII接口通通過譯碼碼MODDE11:0來控制制ISPP15001在HHS和FFS之間間轉(zhuǎn)變。If mmodee_hss=11thhenMODEE=10Elsiif mmodee_hss=00thhenMODEE=01End if;2.2 協(xié)議層層控制器的的核心邏邏輯位于于PL（Prootoccl LLayeer）模模塊，負(fù)責(zé)管管理所有有USBB數(shù)據(jù)I/O和控控制通信信，其結(jié)構(gòu)構(gòu)如圖44所示。DMA和和存儲(chǔ)器器接口提提供隨機(jī)機(jī)存儲(chǔ)器器訪問和和DMAA操作。該模塊塊使PLL和外部部微控制制器采用用DMAA方式訪訪問SSSRAMM。當(dāng)外外部總線線有訪問問S

41、RAAM的請(qǐng)請(qǐng)求時(shí)，且PLL沒有請(qǐng)請(qǐng)求訪問問存儲(chǔ)器器，控制制邏輯如如下：rreq、ackk分別對(duì)對(duì)應(yīng)外部部總線和和存儲(chǔ)器器之間的的請(qǐng)求和和響應(yīng)信信號(hào)，ddin、adddr和wwe分別別是外部部總線給給出的數(shù)數(shù)據(jù)、地地址和寫寫信號(hào),mreeq是內(nèi)內(nèi)部DMMA向存存儲(chǔ)器發(fā)發(fā)送的請(qǐng)請(qǐng)求信號(hào)號(hào)，mddin、madddr和和mwee分別是是內(nèi)部DDMA給給出的數(shù)數(shù)據(jù)、地地址和寫寫信號(hào)。sel =(reqq ORR acck_rr) AAND(NOTT mrreq);if ssel=1 thhensramm_ouut=dinn;sramm_addr=adddr;sramm_wee=rreq ANDD we

42、e;elseesramm_ouut=mdiin;sramm_addr=madddr;sramm_wee =mwee;end if;由控制邏邏輯可看看出，內(nèi)內(nèi)部DMMA操作作的優(yōu)先先級(jí)比外外部總線線高。協(xié)議引擎擎（Prrotoocoll Ennginne）處處理所有有標(biāo)準(zhǔn)的的USBB握手信信號(hào)和控控制通信信。分組組組裝器器組裝分分組并送送入輸出出FIFFO，先先組裝分分組頭，插入適適當(dāng)?shù)腜PID（分組標(biāo)標(biāo)識(shí)）和和校驗(yàn)和和，然后后加入數(shù)數(shù)據(jù)域。分組拆拆裝器先先解碼出出PIDD和序列列號(hào)以及及校驗(yàn)和和，再?gòu)膹?位PPID取取低4位位（或高高4位取取反）得得到PIID33:0，通過過USBB2.00協(xié)

43、議的的PIDD類型定定義譯碼碼出PIID名，判斷是是Tokken分分組（OOUT、IN、SOFF和SEETUPP）還是是DATTA分組組（DAATA00、DAATA11、DAATA22和MDDATAA）。Pid_Tokken=piid_OOUT OR pidd_INN ORR piid_SSOF OR pidd_SEETUPP；Pid_DATTA =piid_DDATAA ORR piid_DDATAA1 OOR ppid_DATTA2 OR pidd_MDDATAA;如果是TTokeen分組組（格式式定義如如圖5所所示），則將后后續(xù)的116biit數(shù)據(jù)據(jù)分別放放入兩個(gè)個(gè)8biit臨時(shí)時(shí)Tok

44、ken寄寄存器ttokeen0和和tokken11，然后后取出分分組中的的7位地地址、44位端點(diǎn)點(diǎn)號(hào)及55位CRRC校驗(yàn)驗(yàn)碼。Tokeen_ffadrr=ttokeen06:00;Tokeen_eendpp=ttokeen12:00 & tookenn077;Tokeen_ccrc55=ttokeen17:33;對(duì)于特殊殊的Tookenn須進(jìn)行行特殊的的處理，本文實(shí)實(shí)現(xiàn)的控控制器只只對(duì)SOOF這一一特殊TTokeen進(jìn)行行操作，解出PPID后后的111位幀號(hào)號(hào)及5位位CRCC5校驗(yàn)驗(yàn)碼。Framme_nno=tokken112:0 & ttokeen0；Tokeen_ccrc55=ttokee

45、n17:33；檢驗(yàn)校驗(yàn)驗(yàn)碼是否否出錯(cuò)，如果出出錯(cuò)等待待下一個(gè)個(gè)Tokken，否則將將地址、端點(diǎn)號(hào)號(hào)和幀號(hào)號(hào)等放入入相應(yīng)寄寄存器。Tokken類類型如果果是INN，則執(zhí)執(zhí)行組裝裝分組并并發(fā)送寄寄分組；如果是是OUTT則拆卸卸接收到到的數(shù)據(jù)據(jù)分組。對(duì)于其其他不支支持的TTokeen則視視為錯(cuò)誤誤處理：Pidd_ERRRORR=ppid_ACKK ORR piid_NNACKK ORR piid_SSTALLL OOR ppid_NYEET OOR ppid_PREE ORR piid_EERR OR pidd_SPPLITT ORR piid_PPINGG;如果果出錯(cuò)則則不進(jìn)行行Tokken的的解

46、碼，而等待待下一個(gè)個(gè)Tokken的的到來。如果是DDATAA分組，則緊接接著PIID的是是最大載載荷為110244字節(jié)的的數(shù)據(jù)和和16位位CRCC16校校驗(yàn)碼。對(duì)數(shù)據(jù)據(jù)的處理理先寫入入端點(diǎn)寄寄存器，然后通通過DMMA操作作寫入SSSRAAM。下下面詳細(xì)細(xì)介紹端端點(diǎn)寄存存器和DDMA操操作2.3 端點(diǎn)操操作數(shù)據(jù)的傳傳輸實(shí)際際上通過過端點(diǎn)（Enddpoiint）進(jìn)行，控制器器通過寫寫端點(diǎn)的的寄存器器來配置置端點(diǎn)，該控制制器最多多可有116個(gè)端端點(diǎn)，每每個(gè)端點(diǎn)點(diǎn)有相應(yīng)應(yīng)的4個(gè)個(gè)寄存器器：Eppn_CCSR、Epnn_INNT、EEpn_BUFF0和EEpn_BUFF1(這這里n=0、11、2或或3)

47、，其格式式如圖66所示。本文使使用adddr8:227根根據(jù)地址址線來訪訪問這些些寄存器器，adddr8:44用來來選擇端端點(diǎn)號(hào)，其值（16進(jìn)進(jìn)制）從從4到119分別別表Eppn(nn=0.115)。adddr33:2指定寄寄存器類類型：“00”代表CCSR（Conntrool SStattus Reggistter）;“001”代代表中斷斷寄存器器；“110”指指向Buuffeer0；“111”代表表Buffferr1。這這兩個(gè)BBufffer用用來作臨臨時(shí)數(shù)據(jù)據(jù)存儲(chǔ)，Buffferr0和BBufffer11分別作作為專用用的輸入入/輸出出緩沖器器來提高高USBB的數(shù)據(jù)據(jù)吞吐能能力。雙雙Bu

48、ffferr能夠減減少微控控制器和和驅(qū)動(dòng)軟軟件之間間的延遲遲。其中中端點(diǎn)的的CSRR寄存器器指定端端點(diǎn)的工工作模式式并且向向控制器器報(bào)告指指定端點(diǎn)點(diǎn)的狀態(tài)態(tài)。Epp_CSSR331:330必必須初始始化為“00”（最初初使用BBufffer00），通通過讀這這2位可可以知道道下次所所要處理理的緩沖沖器；為為“011”時(shí)，指定BBufffer11。Epp_CSSR227:226和和Ep_CSRR255:244分別別指定端端點(diǎn)類型型和傳輸輸類型，其類型型編碼參參見表11。Epp_CSSR221:118指指定端點(diǎn)點(diǎn)號(hào)，總總共可以以有166個(gè)端點(diǎn)點(diǎn)。Epp_CSSR115時(shí)時(shí)DMAA使能位位，為“1”

49、時(shí)時(shí)允許外外部DMMA操作作，否則則不允許許DMAA操作。表1 類類型編碼碼表Ep_CCSR27:26端點(diǎn)類型型Ep_CCSR25:24傳輸類型型 00控制端點(diǎn)點(diǎn)00中斷傳輸輸01IN端點(diǎn)點(diǎn)01同步傳輸輸10OUT端端點(diǎn)10塊傳輸11保留11保留當(dāng)控制器器收到中中斷時(shí)，讀中斷斷源寄存存器（EEp_IINT6:00）來來判斷中中斷源和和產(chǎn)生的的原因。可自定定義中斷斷源，如如Ep_INTT2定義為為該控制制器接收收到不支支持的PPID而而產(chǎn)生的的中斷：Ep_INTT2=PPid_ERRROR。Ep_INTT4和Epp_INNT33分別別表示BBufffer11和Buuffeer0的的滿或空空的狀態(tài)

50、態(tài)位。Ep_BBUF31（標(biāo)記記緩沖器器是否被被使用過過）在使使用后被被控制器器置“11”，在在清空或或重填充充該緩沖沖器后，控制器器清除該該位。該該閏初始始化時(shí)為為“0”。Epp_BUUF330:117指指定緩沖沖器能容容納的字字節(jié)數(shù)。Ep_BUFF166:0緩沖器器的指針針，裝載載存儲(chǔ)器器SRAAM中數(shù)數(shù)據(jù)的地地址?？刂贫它c(diǎn)點(diǎn)（Enndpoointt0）比比較特殊殊，由于于它既要要接收也也要發(fā)送送數(shù)據(jù)，因此對(duì)對(duì)于控制制端點(diǎn)，Buffferr0用于于OUTT緩沖器器，Buuffeer1則則是INN緩沖器器。從SSETUUP和OOUT分分組來的的數(shù)據(jù)，寫入BBufffer00，INN分組的的數(shù)

51、據(jù)則則是從BBufffer11中獲取取。2.4 DMAA操作DMA操操作允許許控制器器與功能能接口之之間數(shù)據(jù)據(jù)的透明明傳輸。一旦設(shè)設(shè)置了DDMA操操作，則則不需要要微控制制器的干干預(yù)。每每個(gè)端點(diǎn)點(diǎn)有一對(duì)對(duì)DMAA_REEQ和DDMA_ACKK信號(hào)。當(dāng)CSSR寄存存器中DDMA使使能信號(hào)號(hào)位（EEp_CCSR15）被置置位時(shí)，USBB控制器器使用DDMA_REQQ和DMMA_AACK這這兩個(gè)信信號(hào)來進(jìn)進(jìn)行DMMA的流流控制。當(dāng)緩沖沖區(qū)有數(shù)數(shù)據(jù)或?yàn)闉榭招枰畛鋾r(shí)時(shí)發(fā)送DDMA請(qǐng)請(qǐng)求信號(hào)號(hào)DMAA_REEQ，每每傳輸44字節(jié)，響應(yīng)一一個(gè)DMMA_AACK信信號(hào)。由于USSB2.0協(xié)議議定義的的事務(wù)

52、操操作以88bitt為單位位，因此此完成一一次322bitt的DMMA操作作需要進(jìn)進(jìn)行4次次寫8bbit。內(nèi)部DDMA采采用高效效的Onne-hhot狀狀態(tài)機(jī)設(shè)設(shè)計(jì)方法法，狀態(tài)態(tài)轉(zhuǎn)換如如圖7所所示。當(dāng)當(dāng)需要將將接收到到的數(shù)據(jù)據(jù)存儲(chǔ)到到SRAAM（rrx_ddma_en=1）時(shí)時(shí)進(jìn)入WWAITT_MRRD狀態(tài)態(tài)，在該該狀態(tài)選選中一個(gè)個(gè)臨時(shí)數(shù)數(shù)據(jù)寄存存器，并并向存儲(chǔ)儲(chǔ)器發(fā)送送請(qǐng)求信信號(hào)mrreq,從存儲(chǔ)儲(chǔ)器中預(yù)預(yù)取4字字節(jié)（當(dāng)當(dāng)接收到到的數(shù)據(jù)據(jù)少于44字節(jié)時(shí)時(shí)，保證證有4字字節(jié)的數(shù)數(shù)據(jù)寫入入存儲(chǔ)器器）到該該寄存器器中，然然后進(jìn)入入MEMM_WRR狀態(tài)。當(dāng)PLL的分組組拆裝器器接收到到1字節(jié)節(jié)數(shù)據(jù)時(shí)

53、時(shí)，將該該字節(jié)寫寫入臨時(shí)時(shí)存儲(chǔ)器器，轉(zhuǎn)入入下一狀狀態(tài)MEEM_WWR1；當(dāng)分組組拆裝器器沒數(shù)據(jù)據(jù)給DMMA仲裁裁器時(shí)則則進(jìn)入MMEM_WR22狀態(tài)，在此狀狀態(tài)將臨臨時(shí)存儲(chǔ)儲(chǔ)器中的的數(shù)據(jù)寫寫入SRRAM，然后回回到IDDLE狀狀態(tài)。在在操作過過程中，使用計(jì)計(jì)數(shù)器aadr_cb對(duì)對(duì)傳輸字字節(jié)數(shù)進(jìn)進(jìn)行計(jì)數(shù)數(shù)，通過過adddr_ccb11:0的值標(biāo)標(biāo)識(shí)當(dāng)前前傳輸?shù)牡氖?22bitt中的哪哪個(gè)字節(jié)節(jié)。計(jì)數(shù)數(shù)器siizu_c每接接收1字字節(jié)數(shù)值值加1。在需要讀讀取SRRAM中中的數(shù)據(jù)據(jù)（txx_dmma_een=11）時(shí)，DMAA仲裁器器由IDDIE狀狀態(tài)進(jìn)入入MEMM_RDD1狀態(tài)態(tài)，讀取取4字節(jié)節(jié)數(shù)據(jù)

54、到到發(fā)送緩緩沖區(qū)中中，然后后進(jìn)入狀狀態(tài)MEEM_RRD2，再讀44字節(jié)進(jìn)進(jìn)入狀態(tài)態(tài)MEMM_RDD3，這這8字節(jié)節(jié)輪流使使用Buuffeer0和和Buffferr1緩沖沖區(qū)：在需要讀讀取SRRAM中中的數(shù)據(jù)據(jù)（txx_dmma_een=11）時(shí)，DMAA仲裁器器由IDDLE狀狀態(tài)進(jìn)入入MEMM_RDD1狀態(tài)態(tài)，讀取取4字節(jié)節(jié)數(shù)據(jù)到到發(fā)送緩緩沖區(qū)中中，然后后進(jìn)入狀狀態(tài)MEEM_RRD2，再讀44字節(jié)進(jìn)進(jìn)入狀態(tài)態(tài)MEMM_RDD3，這這8字節(jié)節(jié)輪流使使用Buuffeer0和和Buffferr1緩沖沖區(qū)：if(NOTT addr_ccb22) ANDD maackthenn Buuffeer0=SR

55、RAM_DATTA_II;elsiif (adrr_cbb2 ANND mmackk)thenn Buuffeer1=SRRAM_DATTA_II;end if;在MEMM_RDD3狀態(tài)態(tài)判斷是是否還需需要讀下下一個(gè)數(shù)數(shù)據(jù)，如如果需要要再進(jìn)入入狀態(tài)MMEM_RD22，否則則在傳輸輸完所有有字節(jié)后后，返回回到IDDLE狀狀態(tài)。在在發(fā)送數(shù)數(shù)據(jù)過程程中，使使用144bitt計(jì)數(shù)器器sizzd_cc決定傳傳輸字節(jié)節(jié)數(shù)，取取自Epp_BUUF330:117，每發(fā)送送1字節(jié)節(jié)數(shù)據(jù)，它的值值減1。在圖77中的各各個(gè)狀態(tài)態(tài)中，由由于超時(shí)時(shí)、CRRC校驗(yàn)驗(yàn)錯(cuò)誤或或得到的的數(shù)據(jù)發(fā)發(fā)生錯(cuò)誤誤時(shí)，PPE產(chǎn)生生的Abb

56、ortt信號(hào)會(huì)會(huì)使當(dāng)前前狀態(tài)都都回到IIDLEE。文中闡述述了USSB2.0功能能控制器器的一種種實(shí)現(xiàn)方方案。 其VHHDL語語言實(shí)現(xiàn)現(xiàn)代碼，已在XXILIINX公公司的FFPGAA Viirteex XXVV330066fg4456中中通過了了Xillinxx ISSE的仿仿真、綜綜合及布布局布線線。FPPGA的的規(guī)模是是32萬萬門，115366個(gè)CLLB（可可配置邏邏輯單元元）。該該控制模模塊占用用20550個(gè)SSlicce(666%),使用用了16697個(gè)個(gè)Sliice觸觸發(fā)器（27%）和330477個(gè)4輸輸入LUUT表（49%）。整整個(gè)FPPGA的的速度可可達(dá)到556.8870MMHz

57、，完全滿滿足視頻頻數(shù)據(jù)的的高速傳傳輸（對(duì)對(duì)32bbit數(shù)數(shù)據(jù)操作作，達(dá)到到4800Mb/s的速速度時(shí)鐘鐘只需115MHHz）。該方案案實(shí)現(xiàn)的的控制器器便于修修改且易易于實(shí)現(xiàn)現(xiàn)，可作作為一個(gè)個(gè)功能模模塊嵌入入到SOOC中，可使不不同情況況最大限限度地靈靈活設(shè)計(jì)計(jì)片上系系統(tǒng)。 用FPGGA器件件實(shí)現(xiàn)UUARTT核心功功能的一一種方法法串行外設(shè)設(shè)都會(huì)用用到RSS2322-C異異步串行行接口，傳統(tǒng)上上采用專專用的集集成電路路即UAART實(shí)實(shí)現(xiàn)，如如TI、EXAAR、EEPICC的5550、4452等等系列，但是我我們一般般不需要要使用完完整的UUARTT的功能能，而且且對(duì)于多多串口的的設(shè)備或或需要加加

58、密通訊訊的場(chǎng)合合使用UUARTT也不是是最合適適的。如如果設(shè)計(jì)計(jì)上用到到了FPPGA/CPLLD器件件，那么么就可以以將所需需要的UUARTT功能集集成到FFPGAA內(nèi)部，本人最最近在用用XILLINXX的XCCS300做一個(gè)個(gè)設(shè)計(jì)的的時(shí)候，就使用用VHDDL將UUADTT的核心心功能集集成了，從而使使整個(gè)設(shè)設(shè)計(jì)更加加緊湊，更小巧巧、穩(wěn)定定、可靠靠，下面面就談?wù)務(wù)勗O(shè)計(jì)方方法。 - 分析析UARRT的結(jié)結(jié)構(gòu)，可可以看出出UARRT主要要由數(shù)據(jù)據(jù)總線接接口、控控制邏輯輯和狀態(tài)態(tài)接口、波特率率發(fā)生器器、發(fā)送送和接受受等部分分組成，各部分分間關(guān)系系如圖一一。 - 了解解了UAART的的各部分分組成結(jié)結(jié)構(gòu)后，下面對(duì)對(duì)各部分分的功能能進(jìn)行詳