模60計(jì)數(shù)器VHDL設(shè)計(jì)實(shí)驗(yàn)

1、實(shí)驗(yàn)報(bào)告專業(yè)班級(jí)姓名學(xué)號(hào)成績(jī)?cè)u(píng)定考核 內(nèi)容實(shí)驗(yàn) 表現(xiàn)實(shí)驗(yàn) 報(bào)告實(shí)驗(yàn)成果 或答辯綜合評(píng) 定成績(jī)成績(jī)電氣與信息學(xué)院和諧勤奮求是創(chuàng)新實(shí)驗(yàn)教學(xué)考核和成績(jī)?cè)u(píng)定辦法課內(nèi)實(shí)驗(yàn)考核成績(jī)，嚴(yán)格按照該課程教學(xué)大綱中明確規(guī)定的比重執(zhí)行。實(shí)驗(yàn)成績(jī)不合格者，不能參 加課程考試，待補(bǔ)做合格后方能參加考試。單獨(dú)設(shè)立的實(shí)驗(yàn)課考核按百分制評(píng)分，考核內(nèi)容應(yīng)包括基本理論、實(shí)驗(yàn)原理和實(shí)驗(yàn)。實(shí)驗(yàn)考核內(nèi)容包括：1）實(shí)驗(yàn)預(yù)習(xí)；2）實(shí)驗(yàn)過程（包括實(shí)驗(yàn)操作、實(shí)驗(yàn)記錄和實(shí)驗(yàn)態(tài)度、表現(xiàn)）3） 實(shí)驗(yàn)報(bào)告；權(quán)重分別為0.2、0.4、0.4；原則上根據(jù)上述三個(gè)方面進(jìn)行綜合評(píng)定。學(xué)生未取得1） 和2）項(xiàng)成績(jī)時(shí)，第3）項(xiàng)成績(jī)無效。實(shí)驗(yàn)指導(dǎo)教師應(yīng)嚴(yán)格按照考核

2、內(nèi)容分項(xiàng)給出評(píng)定成績(jī)，并及時(shí)批改實(shí)驗(yàn)報(bào)告，給出綜合成績(jī)，反饋 實(shí)驗(yàn)中出現(xiàn)的問題。實(shí)驗(yàn)成績(jī)?cè)诮處熓謨?cè)中有記載。實(shí)驗(yàn)報(bào)告主要內(nèi)容實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)儀器及設(shè)備實(shí)驗(yàn)原理實(shí)驗(yàn)步驟實(shí)驗(yàn)記錄及原始記錄數(shù)據(jù)處理及結(jié)論思考題實(shí)驗(yàn)體會(huì)（可選項(xiàng)）注：1.為了節(jié)省紙張，保護(hù)環(huán)境，便于保管實(shí)驗(yàn)報(bào)告，統(tǒng)一采用A4紙，實(shí)驗(yàn)報(bào)告建議雙面打?。ㄕ牟捎盟误w五號(hào)字）或 手寫，右側(cè)裝訂。實(shí)驗(yàn)類別指驗(yàn)證、演示、綜合、設(shè)計(jì)、創(chuàng)新（研究）、操作六種類型實(shí)驗(yàn)。驗(yàn)證性實(shí)驗(yàn)：是指為了使學(xué)生鞏固課程基本理論知識(shí)而開設(shè)的強(qiáng)調(diào)演示和證明，注重實(shí)驗(yàn)結(jié)果（事實(shí)、概念或理論） 的實(shí)驗(yàn)。綜合性實(shí)驗(yàn)：是指實(shí)驗(yàn)內(nèi)容涉及本課程的綜合知識(shí)或本課程相關(guān)的課程知識(shí)的實(shí)驗(yàn)。設(shè)

3、計(jì)性實(shí)驗(yàn)：是指給定實(shí)驗(yàn)?zāi)康摹⒁蠛蛯?shí)驗(yàn)條件，由學(xué)生自行設(shè)計(jì)實(shí)驗(yàn)方案并加以實(shí)現(xiàn)的實(shí)驗(yàn)。實(shí)驗(yàn)題目模60計(jì)數(shù)器VHDL設(shè)計(jì)實(shí)驗(yàn)實(shí)驗(yàn)室一教 408實(shí)驗(yàn)時(shí)間2014年 11 月27 日實(shí)驗(yàn)類別驗(yàn)證同組人數(shù)2、實(shí)驗(yàn)?zāi)康?、掌握計(jì)數(shù)器的設(shè)計(jì)原理和邏輯功能。2、學(xué)習(xí)用原理圖輸入法設(shè)計(jì)數(shù)字電路的方法和過程。3、掌握MAX+PLUSH開發(fā)系統(tǒng)編譯、仿真和下載的過程。二、實(shí)驗(yàn)原理計(jì)數(shù)分同步計(jì)數(shù)器和異步計(jì)數(shù)器，本設(shè)計(jì)可以采用同步計(jì)數(shù)方式。在時(shí)鐘脈沖的作用下，計(jì)數(shù)器進(jìn)行 加1計(jì)數(shù)操作，12個(gè)脈沖后計(jì)數(shù)器清零并循環(huán)計(jì)數(shù)。三、實(shí)驗(yàn)內(nèi)容1.利用語言輸入法設(shè)計(jì)模60計(jì)數(shù)器進(jìn)行調(diào)試。-A asynchronous reset;e

4、nable up;8421bcd counter-module=60;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ENTITY cntm60v ISPORT(en :IN std_logic;clear:IN std_logic;clk :IN std_logic;cout :out std_logic;qh:buffer std_logic_vector(3 downto 0);ql :buffer std_logic_vector(3 downto 0);END cntm60v;ARCHITECTURE behave OF cntm60v ISBEGIN cout=1when(qh=0101”and ql=1001and en=1)else0;PROCESS(clk,clear)BEGINIF(clear=0)THENqh=0000;ql=0000;ELSIF(clkEVENT AND clk=1)THENif(en=1)thenif(ql=9) thenql=0000;if(qh=5)then qh=0000;elseqh=qh+1;end if;elseql=ql+1;end if;end if;-end