FPGA中同步FIFO的使用小結(jié)

1、FPGA 中同步 FIFO 的使用小結(jié)FPGA中的FIFO,分為同步FIFO,異步FIFO和雙向FIFO。同步FIFO 一般用于數(shù)據(jù) 的緩存，異步 FIFO 一般用于跨時(shí)鐘域的同步上。在這里只討論同步 FIFO 的使用。由于課題中要用 FPGA 做圖像處理,生成 3*3 的模板。首先我們來(lái)分析圖像數(shù)據(jù)的傳 輸方式，線陣CCD1209D為2048個(gè)有效像元，經(jīng)AD采樣，每行有2048個(gè)圖像數(shù)據(jù)，以 串行數(shù)據(jù)流的形式來(lái)傳輸?shù)?一個(gè)時(shí)鐘周期傳輸一個(gè)像素?cái)?shù)據(jù)。圖像在交由算法模塊處理之 前要將得到的串行數(shù)據(jù)變成并行數(shù)據(jù)， 3*3 模板就是一個(gè)串并轉(zhuǎn)換模塊，串行數(shù)據(jù)經(jīng)過此模 塊后變?yōu)椴⑿休敵?。在圖像處理算

2、法中的實(shí)現(xiàn)過程若選用 3*3 模板，該滑動(dòng)窗在某一個(gè)時(shí)刻 讀取圖像的某個(gè)像素和其相鄰像素，經(jīng)過相關(guān)的處理后，用處理結(jié)果取代模板中間位置的像 素值并傳送到下一個(gè)模塊。之后，每校正完一個(gè)像素，模板將不斷右移或換行，直到將一幅 灰度圖像的數(shù)據(jù)陣列中的所有像素全部處理完。為了使窗中的 3行 3 列共9 個(gè)像素能夠在一 個(gè)時(shí)刻同時(shí)輸出，便于之后的圖像處理算法模塊進(jìn)行流水線處理，在3*3 模板的硬件設(shè)計(jì)中， 將采用兩個(gè)FIFO存儲(chǔ)器linebufferl和linebuffer20其中FIFO地址寬度為圖像寬度，這樣每 個(gè) FIFO 正好可以存儲(chǔ)一行圖像數(shù)據(jù)。模板生成模塊的設(shè)計(jì)框圖如下圖所示：這里我們要用到

3、FPGA中的同步FIFO去做linebuffer。選用VErilog HDL語(yǔ)言下面介紹使用 Quartus II 9.0 中的宏模塊生成 FIFO 的過程：第一步，選 megafunctions - lmp_fifo storage -然后點(diǎn) OK，接著，選 Verilog 語(yǔ)言，點(diǎn)下一步注意：在這里設(shè)置，F(xiàn)IFO的數(shù)據(jù)位，F(xiàn)IFO的深度以及同步時(shí)鐘。接著下一步，在此處可選擇設(shè)置如果你前面選擇了同步FIFO,那么這一步你需要設(shè)置FIFO的握手信號(hào) 與狀態(tài)信號(hào)有 full（滿），empty （空）,almostfull （幾乎滿）,almostempty （幾乎空）Asynchronous c

4、lear（異步清零），如果你選擇了異步FIFO,那么在讀與寫兩邊就要單獨(dú)設(shè)置，讀寫兩邊均 有full, empty, usedwide（使用深度）3個(gè)信號(hào)。接著點(diǎn)下一步：接著點(diǎn)下一步：一個(gè)是 FIFO 的輸出的兩種形式，一種是傳統(tǒng)的同步方式，即你在有 readreq=1 的一個(gè) 周期后才能讀取數(shù)取，另一種為show ahead，即為你在readreq=O時(shí)，數(shù)據(jù)口就一直有一個(gè) 數(shù)據(jù)，在讀取數(shù)據(jù)時(shí)不用等待一個(gè)周期。第二個(gè)設(shè)置就是綜合出FIFO是用一般邏輯單元， 還是使用專用的M4K塊（當(dāng)然這需要在該器件有M4K塊才可以）。接著，一直下直到完成，就生成如下所示的一個(gè)同步 FIFO。Ipmufifo

5、1data7.O接著，一直下直到完成，就生成如下所示的一個(gè)同步 FIFO。Ipmufifo1data7.Oq7-0-wrreqfullrd req (ack)emptyclockusedw11.0 8 bits x 4096 wordsLiH.步，這樣的話，主要問題就是讀寫使能的產(chǎn)生，很關(guān)鍵！data 7.0養(yǎng)醐i彳詢丄產(chǎn)七丁嚴(yán)運(yùn)二汽一.i激慾二二二那此程序賣蟄扌同步FJFdata 7.0養(yǎng)醐i彳詢丄產(chǎn)七丁嚴(yán)運(yùn)二汽一.i激慾二二二那此程序賣蟄扌同步FJF的憧用方法陰30lorn fifoOfpreFPGALEBfibOMhte:hsi3ADCOUKRXKINDATA(7.q FlFO_INDATA(7.qPCLKL_VAqP-OSDRs K 4096 WOPOewrreqfullrdreq fact empty4 POLKndneqL_VA! almoaiTjIIiijBecfn.a:tX2圖中的L_VA是CCD的行數(shù)據(jù)標(biāo)志，為讀使能；寫使能是這樣的 assign rdreq = L_VA & (usedw2047)