2021年高等教育自學(xué)考試全國(guó)統(tǒng)一命題考試《計(jì)算機(jī)組成原理》試題9【附答案】

1、 PAGE PAGE 92016年10月高等教育自學(xué)考試全國(guó)統(tǒng)一命題考試計(jì)算機(jī)組成原理 試卷(課程代碼02318)本試卷共4頁(yè)，滿分l00分，考試時(shí)間l50分鐘。 考生答題注意事項(xiàng)：1本卷所有試題必須在答題卡上作答。答在試卷上無(wú)效，試卷空白處和背面均可作草稿紙。2第一部分為選擇題。必須對(duì)應(yīng)試卷上的題號(hào)使用28鉛筆將“答題卡”的相應(yīng)代碼涂黑。3第二部分為非選擇題。必須注明大、小題號(hào)。使用05毫米黑色字跡簽字筆作答。4合理安排答題空間，超出答題區(qū)域無(wú)效。第一部分 選擇題(共l5分)一、單項(xiàng)選擇題(本大題共l5小題，每小題l分，共15分)在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請(qǐng)將其選出

2、并將“答題卡”的相應(yīng)代碼涂黑。錯(cuò)涂、多涂或未涂均無(wú)分。1鍵盤(pán)屬于A輸出設(shè)備 B輸入設(shè)備C顯示設(shè)備 D打印設(shè)備2將外圍設(shè)備與主存統(tǒng)一編址，一般是指A. 每臺(tái)設(shè)備占個(gè)地址碼 B每個(gè)外圍接口占一個(gè)地址碼C每臺(tái)外設(shè)由一個(gè)主存單元管理 D接口中的有關(guān)寄存器各占一個(gè)地址碼3減少指令中地址數(shù)的辦法是采用A變址尋址 B寄存器尋址C. 寄存器地址 D隱含地址4單地址指令A(yù)只能對(duì)單操作數(shù)進(jìn)行加工處理B只能對(duì)雙操作數(shù)進(jìn)行加工處理C不能對(duì)雙操作數(shù)進(jìn)行加工處理D既能對(duì)單操作數(shù)進(jìn)行加工處理，也能對(duì)雙操作數(shù)進(jìn)行加工處理5在下列尋址方式中，獲取操作數(shù)最決的是A立即尋址 B變址尋址 C直接尋址 D間接尋址6若十進(jìn)制數(shù)為72，則

3、其對(duì)應(yīng)的8位補(bǔ)碼x 補(bǔ)為A10001001 B1 1001001C1011 1000 D000010017在采用寄存器直接尋址方式的指令中，操作數(shù)在A指令中 B寄存器中C內(nèi)存中 D外存中8用來(lái)存放即將執(zhí)行指令的地址的寄存器是A狀態(tài)寄存器 B通用寄存器C程序計(jì)數(shù)器 D指令寄存器9主存儲(chǔ)器的校驗(yàn)方式一般采用A奇偶校驗(yàn) B海明校驗(yàn)C循環(huán)冗余校驗(yàn) D海明校驗(yàn)+循環(huán)冗余校驗(yàn)1 0CPU響應(yīng)中斷請(qǐng)求是在A一條指令執(zhí)行結(jié)束時(shí) B一個(gè)總線周期結(jié)束時(shí)C一個(gè)時(shí)鐘周期結(jié)束時(shí) D一段程序結(jié)束時(shí)11微程序存放在A堆棧存儲(chǔ)器中 B主存儲(chǔ)器中C控制存儲(chǔ)器中 D磁盤(pán)存儲(chǔ)器中12一個(gè)16KB的存儲(chǔ)器，按字節(jié)編址需要地址A10條

4、 B11條C12條 D14條13CPU可直接訪問(wèn)的存儲(chǔ)器是ACache BU盤(pán)C光盤(pán) D硬盤(pán)14下列存儲(chǔ)器中，采用直接存取方式的是A內(nèi)存 B硬盤(pán)C磁帶 D光盤(pán)15設(shè)置中斷屏蔽字的作用是A暫停外設(shè)對(duì)主存的訪問(wèn) B暫停對(duì)某些中斷的向應(yīng)C暫停對(duì)一切中斷的響應(yīng) D暫停CPU對(duì)主存的訪問(wèn)第二部分非選擇題 (共85分)二、填空題(本大題共22空，每空l(shuí)分，共22分)16列舉四種常用的進(jìn)位計(jì)數(shù)制：_二_進(jìn)制、_八_進(jìn)制、_十_進(jìn)制和_十六_進(jìn)制。17定點(diǎn)數(shù)編碼表示方法主要有 _原碼_、_反碼_、_補(bǔ)碼_和移碼四種。18根據(jù)指令給出的地址個(gè)數(shù)，指令可分為三地址指令、二地址指令_、單地址指令_、_零地址指令 四

5、種。19兩個(gè)8位二進(jìn)制整數(shù)的補(bǔ)碼00101001和10110010相加后，標(biāo)志位CF= _0_、SF=_1_、0F=_0_ 和ZF=_0_。20按存取方式分類，存儲(chǔ)器分為_(kāi)隨機(jī)存取存儲(chǔ)器_、順序存取存儲(chǔ)器和直接存取存儲(chǔ)器三種。21對(duì)IO接口中的寄存器進(jìn)行編址，有_統(tǒng)一編址_、獨(dú)立編制_兩種。22一條指令中必須明顯或隱含地包含的四種信息是操作碼、_源操作數(shù)或其地址_、_結(jié)果的地址_、_下條指令地址_。三、名詞解釋題(本大題共4小題，每小題3分，共12分)23數(shù)據(jù)通路24總線25立即數(shù)26指令周期四、簡(jiǎn)答題(本大題共3小題，每小題5分，共15分)27計(jì)算機(jī)“存儲(chǔ)程序”工作方式的基本思想是什么?28

6、簡(jiǎn)述指令地址形成的兩種方式。29簡(jiǎn)述DRAM存儲(chǔ)元件的主要特點(diǎn)及應(yīng)用場(chǎng)合。五、計(jì)算題(本大題共2小題，每小題6分，共12分)30假設(shè)計(jì)算機(jī)M的指令集中包含A、B、C三類指令，其CP1分別為l、3、5。某個(gè)程序P在M上被編譯成兩個(gè)不同的目標(biāo)代碼序列Pl和P2，Pl所含A、B、c三類指令的條數(shù)分別為10、4、6，P2所含A、B、C三類指令的條數(shù)分別為8、5、9。請(qǐng)問(wèn)：哪個(gè)代碼序列指令條數(shù)少?哪個(gè)執(zhí)行速度陜?它們的CP1分別是多少?31將十進(jìn)制數(shù)-125轉(zhuǎn)換為IEEE754的單精度浮點(diǎn)數(shù)格式，要求最后格式用十六進(jìn)制數(shù)表示。注：IEEE754單精度浮點(diǎn)數(shù)的計(jì)數(shù)公式為。六、綜合題(本大題共2小題，每小題l2分，共24分)32某計(jì)算機(jī)字長(zhǎng)16位，采用l6位定長(zhǎng)指令格式，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如題32圖所示。假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令“ADD R1，(R2)”的功能：以寄存器R2內(nèi)容為地址訪問(wèn)內(nèi)存單元，將該單元內(nèi)容與寄存器R1的內(nèi)容相加，結(jié)果送入寄存器R1中。該指令在討算機(jī)中執(zhí)行時(shí)，在執(zhí)行階段需要多少個(gè)節(jié)拍?并寫(xiě)出每個(gè)節(jié)拍需要的有效控制信號(hào)和功能。33某計(jì)算機(jī)主存地址空間