基于DSP BUILDER的DDS信號發(fā)生器設計_第1頁
基于DSP BUILDER的DDS信號發(fā)生器設計_第2頁
基于DSP BUILDER的DDS信號發(fā)生器設計_第3頁
基于DSP BUILDER的DDS信號發(fā)生器設計_第4頁
基于DSP BUILDER的DDS信號發(fā)生器設計_第5頁
已閱讀5頁，還剩18頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、基于DSP BUILDER的DDS實現2014.10.28什么是DDS?直接數字頻率合成技術（Direct Digital Frequency Synthesis，簡稱DDS技術）是一種從相位概念出發(fā)直接合成所需波形的一種新的全數字頻率合成技術，主要由相位累加器、正弦波形表、D/A轉換器、低通濾波器組成。它具有頻率轉換速度快、相位噪聲低、相位連續(xù)變化、頻率分辨率極高、體積小、重量輕等優(yōu)點。 DDS基本原理框架圖基本原理:根據奈奎斯特采樣定理，從連續(xù)信號的相位出發(fā)將一個信號取樣、量化、編碼，將采樣值數字化后存入存儲器作為查找表，然后通過查找表將數據讀出，經過D/A轉化器轉化成模擬量，將存入的波形

2、重新合成輸出。有關計算輸出頻率：K為頻率控制字，fc為參考時鐘頻率,n為相位轉化器的字長。在實際應用過程中，通過改變讀取ROM的地址數目來改變輸出頻率 。DSP BUILDER設計流程設計步驟1，在Matlab/Simulink中進行設計輸入。在Matlab中的Simulink環(huán)境中建立一個mdl模型文件，調用DSP Builder和Simulink庫中的圖形模塊，連接構成系統(tǒng)級的設計框圖。此步驟為建模。2，在Simulink中進行圖形化仿真，并且分析該設計模型的正確性，經過修改完善，最后完成正確的模型仿真。3，通過SignalCompiler的模型文件來將mdl文件轉化成通用的硬件描述語言VHDL語言。因為轉化后的VHDL語言是基于RTL級的，所以這就是綜合的VHDL描述。一、DDS建模輸出頻率為4500000HZ，幅度為89的正弦波 .Signal Compiler窗口二、轉換根據實際情況進行相關的硬件設置，然后進行Hardware Compilation（硬件編譯）操作流程：1.Convert MDL to VHDL：轉換MDL文件為VHDL文件。2.Synthesis：綜合。3. Quartus

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論