計算機組成原理第三章學(xué)習(xí)習(xí)題

1、第三章、內(nèi)部儲存器1、儲存器是計算機系統(tǒng)中的記憶設(shè)施，它主假如用來_A.寄存數(shù)據(jù)B.寄存程序C.寄存數(shù)據(jù)和程序D.寄存微程序2、儲存單元是指_A.寄存一個二進制信息位的儲存元B.寄存一個機器字的所有儲存單元會合C.寄存一個字節(jié)的所有儲存元會合D.寄存兩個字節(jié)的所有儲存元會合3、計算機的儲存器采納分級儲存系統(tǒng)的主要目的是_A.便于讀寫數(shù)據(jù)B.減小機箱的體積C.便于系統(tǒng)升級D.解決儲存容量、價錢和存取速度之間的矛盾5、和外存對比，內(nèi)存的特色是_A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某單片機字長16位，它的儲存容量64KB，若按字

2、編址，那么它的尋址范圍是_7、某SRAM芯片，其儲存容量為64K16位，該芯片的地點線和數(shù)據(jù)線數(shù)目為_，16，64，8，168、某DRAM芯片，其儲存器容量為512K8位，該芯片的地點線和數(shù)據(jù)線數(shù)目為_，512，8，8，89、某機器字長32位，儲存容量256MB，若按字編址，它的尋址范圍是_A.1MC.64M10、某機器字長32位，儲存容量4GB，若按字編址，它的尋址范圍是_A.1GC.4G11、某機器字長64位，儲存容量4GB，若按字編址，它的尋址范圍是_A.4GB.2G12、某機器字長32位，儲存容量4GB，若按雙字編址，它的尋址范圍是_A.4GB.5GC.8GD.2G13、某SRAM芯片

3、，其容量為5128位，包含電源端和接地端，該芯片引出線的數(shù)目應(yīng)為_B.2514、某微型計算機系統(tǒng)，其操作系統(tǒng)保留在硬盤上，其內(nèi)儲存器應(yīng)當(dāng)采納_和ROM15、相聯(lián)儲存是按_進行尋址的儲存器。A.地點指定方式B.貨倉存取方式C.內(nèi)容指定方式D.地點指定方式與貨倉存取方式聯(lián)合16、交錯儲存器實質(zhì)上是一種_儲存器，它能_履行_獨立的讀寫操作。A.模塊式，并行，多個B.模塊式，串行，多個C.整體式，并行，一個D.整體式，串行，多個17、主儲存器和CPU之間增添Cache的目的是_A.解決CPU和主存之間的速度般配問題B.擴大主儲存器的容量C.擴大CPU中通用寄存器的數(shù)目D.既擴大主存容量又擴大CPU通用

4、寄存器數(shù)目18、以下半導(dǎo)體儲存器，以傳輸相同多的字為條件，則讀出數(shù)據(jù)傳輸率最高的是_19、雙端口儲存器因此能高速進行讀/寫，是由于采納_A.高速芯片B.兩套互相獨立的讀寫電路C.流水技術(shù)D.新式器件20、雙端口儲存器在_狀況下會發(fā)生讀/寫矛盾A.左端口與右端口的地點碼不一樣B.左端口與右端口的地點碼相同C.左端口與右端口的數(shù)據(jù)碼相同D.左端口與右端口的數(shù)據(jù)碼不一樣21、以下要素中，與Cache的命中率沒關(guān)的是_A.主存的存取時間的組織方式的容量B.塊的大小22、以下說法中正確的選項是_儲存器技術(shù)提升了計算機的速度B.若主存由ROM和RAM構(gòu)成，容量分別為2n和2m，則主存地點共需要n+m位C.

5、閃存是一種高密度、非易失性的讀/寫半導(dǎo)體儲存器D.存取時間是指連續(xù)兩次讀操作所需間隔的最小時間23、以下說法中正確的選項是_A.多體交錯儲存器主要解決擴大容量問題與主存一致編址，cache的地點空間是主存地點空間的一部分C.主存都是由易失性的隨機讀寫儲存器構(gòu)成的的功能所有由硬件實現(xiàn)24、以下cache替代算法中，速度最快的是_，命中率最高的是_A.最不常常使用（LFU）算法B.近期最少使用（LRU）算法C.隨機替代25、在cache的地點映照中，若主存中的隨意一塊均可映照到cache內(nèi)的隨意一塊的地點上，則這類方法稱為_A.全相聯(lián)映照B.直接映照C.組相聯(lián)映照D.混淆映照1、圖為某SRAM的寫

6、入時序圖，此中R/W是讀/寫命令控制線，當(dāng)R/W線為低電平常，儲存器按給定地點把數(shù)據(jù)線上的數(shù)據(jù)寫入儲存器。請指出圖中時序的錯誤，并畫出正確的時序圖。2、剖析圖中兩個儲存器芯片有什么相同和不一樣3、剖析圖中所示的RAM芯片，請問該芯片儲存容量多大字長多少假如讀寫RAM，控制信號R/W是高仍是低4、設(shè)有一個擁有24位地點和8位字長的儲存器，問：該儲存器能夠儲存多少字節(jié)的信息假如該儲存器由4M1位的RAM芯片構(gòu)成，需要多少片需要多少位作芯片選擇5、市場上常有的FLASH儲存器芯片均依據(jù)8比特或16比特組織。關(guān)于按字節(jié)尋址的8位、16位和32位CPU，地點線分別應(yīng)怎樣連結(jié)儲存器能夠達成的存取數(shù)據(jù)寬度分

7、別是多少6、SRAM芯片有17位地點線和4位數(shù)據(jù)線。用這類芯片為32位字長的辦理器構(gòu)成1M32比特的儲存器，并采納內(nèi)存條構(gòu)造。問：若每個內(nèi)存條為256K32比特，需要幾個內(nèi)存條每個內(nèi)存條共需要多少片這樣的芯片所構(gòu)成的儲存器需用多少片這樣的芯片7、剖析圖中所示儲存器構(gòu)造。8、某DRAM芯片內(nèi)部的儲存單元為128128構(gòu)造。該芯片每隔2ms起碼刷新一次，且刷新是經(jīng)過次序?qū)λ?28行的儲存單元進行內(nèi)部讀操作和寫操作實現(xiàn)的，設(shè)儲存器周期為500nm。求其刷新的開支（也即進行刷新操作的時間所占的百分比）。9、有一個2K16位的雙端口儲存器，若（1）從左端口讀出100號單元內(nèi)容（FFFF），同時從右端口

8、向200號單元寫入（F0F0）；（2）從右端口向200號單元寫入內(nèi)容（F0F0），同時從左端口讀出200號單元內(nèi)容。要求畫出兩種狀況下的儲存器數(shù)據(jù)讀寫表示圖，并說明考慮什么問題10、繪圖說明次序方式和交錯方式的儲存器模塊化構(gòu)造。11、用定量剖析方法證明多模塊交錯儲存器帶寬大于次序儲存器帶寬。12、設(shè)儲存器容量為32字，字長64位，模塊數(shù)m=4，分別用次序方式和交錯方式進行組織。儲存周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳遞周期=50ns。問次序儲存器和交錯儲存器的帶寬各是多少13、某計算機系統(tǒng)的內(nèi)儲存器由cache和主存構(gòu)成，cache的存取周期為45ns，主存的存取周期為200ns。

9、已知在一段給定的時間內(nèi)，CPU共接見內(nèi)存4500次，此中340次接見主存。問：?Cache的命中率是多少?CPU接見內(nèi)存的均勻時間是多少納秒?Cache主存系統(tǒng)的效率是多少14、CPU履行一段程序時，cache達成存取的次數(shù)為3800次，主存達成存取的次數(shù)為200次，已知cache存取周期為50ns，主存為250ns，求cache/主存系統(tǒng)的效率和均勻接見時間。15、某計算機的內(nèi)儲存器系統(tǒng)采納L1cache，L2cache和主存三級分層構(gòu)造。接見第1級時命中率為95%，接見第二級時命中率為50%，其他50%接見主存。假定接見L1cache需要1個時鐘周期T，接見L2cache和主存分別需要10T和100T，計算三級儲存系統(tǒng)的均勻接見時間Ta是多少周期。16、CPU接見內(nèi)存的均勻時間與哪些要素相關(guān)均勻接見時間Ta=HTc+（1-H）Tm17、請用圖示說明三級儲存系統(tǒng)分別由哪些部分構(gòu)成，并比較cache主存和主存輔存這兩個儲存層次的相同點和不一樣點。18、假定主存只有a，b，c三個頁框，構(gòu)成a進c出的FIFO行列進度，接見頁面的序列是0,1,2,4,2,3,0,2,1,3,2號。若采納：?FIFO算法?FIFO+LRU算法利用列表法求兩種策略的命中率。1、圖