場效應(yīng)管小結(jié)

1、場效應(yīng)管小結(jié)第1頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二第 7 章半導(dǎo)體表面特性及MOS電容 7.1 半導(dǎo)體表面和界面結(jié)構(gòu) 了解清潔表面和真實(shí)表面的特點(diǎn) 理解Si-SiO2界面的特點(diǎn)及影響因素7.2 表面勢 掌握MIS結(jié)構(gòu)的表面積累、耗盡和反型時表面勢與能帶特點(diǎn)7.3 MOS結(jié)構(gòu)的電容-電壓特性 掌握理想MOS的C公式 了解影響實(shí)際C-V特性曲線變化的因素7.4 MOS結(jié)構(gòu)的閾值電壓 掌握理想與實(shí)際閾值電壓的計(jì)算（含C、S、Wm、QSC）第2頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二一、半導(dǎo)體表面和界面結(jié)構(gòu)真實(shí)表面分為外表面和內(nèi)表面，其中內(nèi)表面屬于快態(tài)能級，外

2、表面屬于慢態(tài)能級。利用熱生長或化學(xué)汽相淀積人工生長方法在Si面上生長SiO2層，可厚達(dá)幾千埃，形成硅-二氧化硅界面。理想表面的特點(diǎn)：在中性懸掛鍵上有一個未成鍵的電子。懸掛鍵還有兩種可能的帶電狀態(tài)：釋放未成鍵的電子成為正電中心，這是施主態(tài)；接受第二個電子成為負(fù)電中心，這是受主態(tài)。它們對應(yīng)的能級在禁帶之中，分別稱為施主和受主能級。 Si-SiO2界面的結(jié)構(gòu)的應(yīng)用：MOS結(jié)構(gòu)中的絕緣介質(zhì)層、器件有源區(qū)之間場氧化隔離選擇摻雜的掩蔽膜、鈍化保護(hù)膜等 第3頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二可動離子（鈉離子，減小該離子沾污的工藝為磷穩(wěn)定化和氯中性化）固定電荷（氧化層正電荷，固定電荷密

3、度由最終氧化溫度決定，減小的方法是在惰性氣體中退火）界面陷阱，又稱界面態(tài)（中性懸掛鍵引起，界面態(tài)的能級分布？減小方法有氫氣退火和金屬后退火工藝）電離陷阱（由輻射、高溫高負(fù)偏置應(yīng)力引起的附加氧化層電荷的增加，去除和減小的方法是熱退火和加固）一、半導(dǎo)體表面和界面結(jié)構(gòu)二氧化硅層中，存在著嚴(yán)重影響器件性能的因素主要有哪些？第4頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二二、表面勢 表面勢的概念 空間電荷區(qū)表面到內(nèi)部另一端，電場從最大逐漸減弱到零，其各點(diǎn)電勢也要發(fā)生變化，這樣表面相對體內(nèi)就產(chǎn)生電勢差，并伴隨能帶彎曲，常稱空間電荷區(qū)兩端的電勢差為表面勢S。 MIS結(jié)構(gòu)加正向電壓時，金屬側(cè)積累

4、正電荷，半導(dǎo)體表面一層便形成空間負(fù)電荷區(qū)。此時，表面勢S是正的，表面電場由外界指向半導(dǎo)體，表面的能帶向下彎曲，此時，表面與體內(nèi)達(dá)到了熱平衡，具有共同的費(fèi)米能級；空間電荷區(qū)中的負(fù)電荷恰好與金屬中的正電荷相等。第5頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二二、表面勢MIS結(jié)構(gòu)加反向電壓時，金屬側(cè)積累正電荷，半導(dǎo)體表面一層便形成空間正電荷區(qū)。此時，表面勢S是負(fù)的，表面電場由半導(dǎo)體指向外界，表面的能帶向上彎曲。積累耗盡反型P型半導(dǎo)體襯底表面勢ss0sF0半導(dǎo)體空間電荷空穴積累空穴耗盡電子積累能帶變化向上彎曲向下彎曲向下彎曲N型半導(dǎo)體襯底表面勢ss0Fs0sF0uDS 0uDS 0uDS

5、 0可正（溝道變寬）可負(fù)（溝道變窄）uGS 0VP0VT0第15頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二二、MOSFET的特征曲線 通過MOSFET的漏源電流與加在漏源極間的電壓之間的關(guān)系曲線即為輸出特性曲線。這時加在柵極上的電壓作為參變量。如圖示，該圖為什么MOSFET的輸出特性曲線？其中區(qū)為可調(diào)電阻區(qū)、 區(qū)為飽和工作區(qū)、 區(qū)為雪崩擊穿區(qū)。圖中的區(qū)溝道是否夾斷？有何特點(diǎn)？ 在可調(diào)電阻區(qū)，溝道未夾斷，VDS使溝道中各點(diǎn)的電位不同，從源端到漏端溝道的厚度變小。此時的溝道區(qū)呈現(xiàn)電阻特性，電流IDS與VDS基本上是線性關(guān)系。而且，VGS越大，溝道電阻越小。第16頁，共29頁，202

6、2年，5月20日，11點(diǎn)35分，星期二 MOSFET的臨界夾斷狀態(tài)的電壓條件為： 飽和工作區(qū)特點(diǎn)：溝道夾斷點(diǎn)從漏端向源端移動，漏源電流基本上達(dá)到飽和值IDSS。當(dāng)MOS晶體管工作在飽和區(qū)時，將工作電流IDSS與輸入電壓VGS之間的關(guān)系曲線稱為轉(zhuǎn)移特性曲線。二、MOSFET的特征曲線 VGS-VDS=VT 左圖為什么MOSFET的轉(zhuǎn)移特性曲線？第17頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二二、MOSFET的特征曲線溝道長度調(diào)變效應(yīng) 在飽和工作區(qū)中，當(dāng)溝道長度L不滿足遠(yuǎn)大于夾斷區(qū)段長度(短溝道)時， VDS增大，溝道長度將減小， IDSS將隨之增加，漏源飽和電流隨溝道長度的減小而

7、增大的效應(yīng)稱為溝道長度調(diào)變效應(yīng)。它與雙極型晶體管中的基區(qū)寬度調(diào)變效應(yīng)相當(dāng)。 漏源擊穿電壓BVDS可由兩種不同的擊穿機(jī)理決定： 漏極電壓VDS增大時，漏結(jié)耗盡區(qū)增大，使溝道有效長度縮短。當(dāng)溝道表面漏結(jié)耗盡區(qū)的寬度LS擴(kuò)展到等于溝道長度L時，漏結(jié)耗盡區(qū)增大到源極，就發(fā)生漏源之間的直接穿通。 漏區(qū)與襯底之間P-N結(jié)的雪崩擊穿；漏和源之間的穿通。 第18頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二三、MOSFET的頻率特性跨導(dǎo)gm表征在漏源電壓VDS不變的情況下，漏電流IDS隨著柵電壓VGS變化而變化的程度，標(biāo)志了MOSFET的電壓放大本領(lǐng)。單位：西門子（S）。線性工作區(qū)：跨導(dǎo)與VDS成

8、正比 飽和工作區(qū)：在不考慮溝道長度調(diào)制效應(yīng)的情況下，跨導(dǎo)與VDS無關(guān)。提高跨導(dǎo)的方法 （1）改進(jìn)管子的結(jié)構(gòu)提高： 增大溝道的寬長比； 減薄氧化層厚度從而增大單位面積二氧化硅的電容； 減小溝道載流子的濃度以提高溝道內(nèi)載流子的遷移率。（2）在飽和區(qū)時，可通過適當(dāng)增加VGS來提高跨導(dǎo)。 第19頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二三、MOSFET的頻率特性NMOSFET最高振蕩頻率PMOSFET最高振蕩頻率減小溝道長度可以有效提高最高振蕩頻率第20頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二四、MOSFET的開關(guān)特性 倒相器也稱為反相器，由反相管（倒相管）和負(fù)載兩部

9、分組成。 反相管通常用N溝增強(qiáng)管。 E/R反相器為無源負(fù)載即用電阻作負(fù)載。 有源負(fù)載又可分為多種不同的MOSFET，常見有E/E反相器（用N溝增強(qiáng)管作負(fù)載）CMOS反相器（用P溝增強(qiáng)管作負(fù)載）E/D反相器（用N溝耗盡管作負(fù)載）。第21頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二四、MOSFET的開關(guān)特性 CMOS結(jié)構(gòu) CMOS倒相器的特點(diǎn) 在同一N型襯底上同時制造P溝MOS管（負(fù)載管）和N溝MOS管（倒相管），N溝MOS管制作在P阱內(nèi)。 在導(dǎo)通和截止兩種狀態(tài)時，始終只有一個管子導(dǎo)通，只有很小的漏電流通過，所以CMOS倒相器的功耗很小，且開關(guān)時間短。 第22頁，共29頁，2022年

10、，5月20日，11點(diǎn)35分，星期二四、MOSFET的開關(guān)特性 CMOS倒相器的工作原理當(dāng)輸入脈沖為零(低電平)時 CMOS倒相器處于截止?fàn)顟B(tài)。 倒相管NMOS增強(qiáng)型管的VGS=0，處于截止?fàn)顟B(tài)。 負(fù)載管PMOS增強(qiáng)型管的VGS0 , 處于充分導(dǎo)通的狀態(tài)。 負(fù)載管PMOS的VGS0，處于故處于截止?fàn)顟B(tài)。 這時，輸出電壓VD0，為低電平。第23頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二五、閾值電壓VT的控制和調(diào)整調(diào)整和控制閾值電壓的方法在半導(dǎo)體近表面處注入精確控制的相對較少的硼或磷離子。硼注入會導(dǎo)致閾值電壓正漂移，磷注入會導(dǎo)致閾值電壓負(fù)漂移。通過改變氧化層厚度來控制VT。氧化層厚度

11、增加，N溝道MOSFET的閾值電壓會變大，而P溝道MOSFET的閾值電壓將變小。選擇適當(dāng)?shù)臇艠O材料來調(diào)整功函數(shù)差從而控制VT。 第24頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二五、閾值電壓VT的控制和調(diào)整通過半導(dǎo)體表面處注入離子來調(diào)整和控制閾值電壓的計(jì)算 注入硼離子造成的平帶電壓漂移類似于固定正電荷，其量為： ，F(xiàn)B為注入的硼劑量，所以閾值電壓由VT增加到VT注入磷離子造成的平帶電壓漂移量為： 第25頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二第 9 章MOS功率場效應(yīng)晶體管 9.1 用作功率放大和開關(guān)的MOS功率場效應(yīng)晶體管（略）9.2 MOS功率場效應(yīng)晶體管的

12、結(jié)構(gòu)（分類）9.3 DMOS晶體管的擊穿電壓（略）9.4 DMOS晶體管的二次擊穿（略）9.5 溫度對MOS晶體管特性的影響（略）第26頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二MOS功率FET的結(jié)構(gòu) MOS功率FET具有兩種基本結(jié)構(gòu)：二維結(jié)構(gòu)和三維結(jié)構(gòu)。 二維橫向器件與常規(guī)的MOS晶體管基本相似，只是多一個延伸的高電阻漏區(qū)，這種結(jié)構(gòu)特點(diǎn)有助于提高器件的高壓性能。 在三維器件中，則具有一個縱向的延伸漏區(qū)，通常稱之為漂移區(qū)，漏電極位于片子的底部。這種三維結(jié)構(gòu)可以提高硅片的利用率。 第27頁，共29頁，2022年，5月20日，11點(diǎn)35分，星期二二維橫向結(jié)構(gòu) 補(bǔ)償柵MOS晶體管 三維結(jié)構(gòu) 橫向DMOS晶體管（LDMOST） 具有縱向漏極的補(bǔ)償柵MOS晶體管具有縱向漏的DMOS晶體管（VDMOST