十進(jìn)制加法計(jì)數(shù)器EDA大作業(yè)

1、-讓每個(gè)人相同地提升自我EDA技術(shù)實(shí)踐報(bào)告十進(jìn)制加法計(jì)數(shù)器姓名：王浩學(xué)號(hào)：9專業(yè)：電氣自動(dòng)化班級(jí)：12級(jí)自動(dòng)化二班日期：0目錄11122223354105116131第一章前言本次課程設(shè)計(jì)介紹了一種基于數(shù)字電子技術(shù)的十進(jìn)制加法器實(shí)現(xiàn)了以下功能：用四個(gè)數(shù)碼管顯示加數(shù)與被加數(shù)和結(jié)果2.設(shè)置加數(shù)和被加數(shù)。當(dāng)加數(shù)和被加數(shù)高出9時(shí)顯示“E”，計(jì)算結(jié)果顯示為“EE”分別用四個(gè)撥碼開關(guān)控制加數(shù)與被加數(shù)當(dāng)加數(shù)、被加數(shù)高出9時(shí)，蜂鳴器報(bào)警5秒EDA技術(shù)，就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語言為系統(tǒng)邏輯描述的主要方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為實(shí)驗(yàn)工具，通過有關(guān)的開發(fā)軟

2、件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化建、邏輯切割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯照射、編程下載等工作，最后形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，擁有以下幾個(gè)特點(diǎn)：1.用軟件的方式設(shè)計(jì)硬件；2.用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的變換是由有關(guān)的開發(fā)軟件自當(dāng)完成的；3.設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行仿真；4.系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)；5.整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小，功能低，可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。大綱此次設(shè)計(jì)是十進(jìn)制加法器，用74238進(jìn)行加法部分，依

3、照BCD碼加法運(yùn)算規(guī)則，當(dāng)倆數(shù)相加的結(jié)果小于或等于9時(shí)，相加結(jié)果與二進(jìn)制數(shù)相加結(jié)果一致，當(dāng)相加結(jié)果大于9時(shí)，相當(dāng)于按二進(jìn)制數(shù)相加所得的結(jié)果再加6.當(dāng)加數(shù)或被加數(shù)高出九時(shí)，數(shù)碼管顯示E，結(jié)果顯示EE。蜂鳴器報(bào)警5秒鐘。要點(diǎn)字：十進(jìn)制加法器，數(shù)碼管顯示，蜂鳴器報(bào)警2第二章設(shè)計(jì)說明設(shè)計(jì)思路分別用4個(gè)撥碼開關(guān)設(shè)置被加數(shù)和加數(shù)，加數(shù)與被加數(shù)輸入后分別用比較器與9進(jìn)行比較。當(dāng)加數(shù)、被加數(shù)小于等于9時(shí)，比較器輸出低電平，輸入有效，當(dāng)加數(shù)、被加數(shù)大于9時(shí)，比較器輸出高電平，該輸入數(shù)無效，置為“E”，此時(shí)蜂鳴器報(bào)警。使用D觸發(fā)器與計(jì)時(shí)器準(zhǔn)時(shí)5秒鐘。使用全加器進(jìn)行加數(shù)與被加數(shù)的和，結(jié)果用數(shù)碼管顯示。相加結(jié)果經(jīng)過進(jìn)

4、位及譯碼辦理后用兩個(gè)數(shù)碼管顯示結(jié)果。數(shù)碼管采用靜態(tài)顯示方式，前兩位分別顯示被加數(shù)、加數(shù)，后兩位顯示相加結(jié)果。模塊介紹1.輸入模塊：每四個(gè)撥碼開關(guān)控制加數(shù)和被加數(shù)，一共八個(gè)開關(guān)。設(shè)置范圍015。輸入的加數(shù)和被加數(shù)分別使用7485與9進(jìn)行比較。比較后將送到加法模塊和數(shù)碼管中進(jìn)行運(yùn)算。若加數(shù)或被加數(shù)大于9時(shí)，AGBO將輸出高電平，經(jīng)過非門，與門和或門輸出1110B，七段數(shù)碼管顯示E。并且給蜂鳴模塊輸送高電位，蜂鳴器報(bào)警5秒鐘，數(shù)碼管的結(jié)果顯示EE。當(dāng)輸入的加數(shù)或被加數(shù)小于9時(shí)，就輸出原數(shù)。2.加法模塊：把輸入的加數(shù)與被加數(shù)用全加器74283相加，當(dāng)倆數(shù)的相加結(jié)果小于9時(shí)，相加的結(jié)果與二進(jìn)制相加結(jié)果相

5、同；相加的結(jié)果大于9時(shí)，相當(dāng)于按二進(jìn)制數(shù)相加所得的結(jié)果再加6.因此，第一要把倆個(gè)加數(shù)被加數(shù)做加法運(yùn)算，運(yùn)算的結(jié)果經(jīng)過判斷決定可否加6。把輸出的結(jié)果用7485與9對(duì)照較，小于等于9直接輸出，大于九是再做加6運(yùn)算，因此還需要一個(gè)加法器74238，完成加6的運(yùn)算輸出的結(jié)果作為結(jié)果的個(gè)位。把兩個(gè)加法器的進(jìn)位相或因此無論哪一位進(jìn)位結(jié)果的十位都會(huì)輸出1。3.蜂鳴模塊：觸發(fā)方式為邊沿觸發(fā)的D觸發(fā)，再加上一個(gè)同步十進(jìn)制加法計(jì)數(shù)器74160構(gòu)成5進(jìn)制計(jì)數(shù)器。Q端接741610的ENP、ENT端和蜂鳴器。當(dāng)D觸發(fā)器的CLK端接收到一個(gè)上升沿后，Q端由0變?yōu)?，蜂鳴器開始報(bào)警，74160開始計(jì)數(shù)（時(shí)鐘頻率為1HZ）

6、，計(jì)數(shù)到5（0101）時(shí)，給D觸發(fā)器和74160清零信號(hào)，D觸發(fā)器被清零，Q端變?yōu)?，此時(shí)誠然CLK保持1，但是上升沿已經(jīng)過了，故Q端狀態(tài)不再改變，依舊保持0，素來等待下次的上升沿，即完成了蜂鳴器報(bào)警5s。真值表7485真值表374283真值表74160真值表4D觸發(fā)器真值表第三章原理圖總原理圖5輸入模塊原理圖67加法原理圖8蜂鳴模塊原理圖910第四章波形及仿真彷真的分別是3+2，8+1，2+15，15+15當(dāng)加數(shù)或被加數(shù)高出9時(shí)，蜂鳴器在上升沿處觸發(fā)，發(fā)出警報(bào)。11第五章管教鎖定及連線端口編號(hào)鎖定管腳a139a240a341a444b145b246b347b453ya1143ya2144ya3147ya4148yb1139yb2140yb3141yb4142d1127d2128d3131d4132e1133e213412e3135e4136CLK1172SPEAKER38第六章總結(jié)本次EDA課程設(shè)計(jì)對(duì)于PC機(jī)上的操作要求較高，在設(shè)計(jì)初期PC上的軟件操作成了設(shè)計(jì)的最大難題，從另一方面看也極大地鍛煉了我的專業(yè)軟件使用能力。從設(shè)計(jì)自己來說內(nèi)容不是特別難，但是細(xì)節(jié)方面卻成了先期工作難以快速進(jìn)行的詬病，多謝老師和同學(xué)的指導(dǎo)順利過渡