FPGA的八位RISC CPU的設(shè)計(jì)_第1頁
FPGA的八位RISC CPU的設(shè)計(jì)_第2頁
FPGA的八位RISC CPU的設(shè)計(jì)_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、【W(wǎng)ord版本下載可任意編輯】 FPGA的八位RISC CPU的設(shè)計(jì)1 引 言 機(jī)器碼 地址 匯編助記符 注釋 00 /地址聲明 101_11000 /00 BEGIN: LDA DATA_2 0000_0001 011_11000 /02 AND DATA_3 0000_0010 100_11000 /04 XOR DATA_2 0000_0001001_00000 /06 SKZ 0000_0000 000_00000 /08 HLT /AND doest work 6 調(diào)試 基本的調(diào)試手段 是基于FPGA 廠商提供的開發(fā)和仿真環(huán)境,用硬件描述語言編寫TESTBENCH,構(gòu)成一個(gè)運(yùn)行環(huán)境。

2、TESTBENCH產(chǎn)生對(duì)目標(biāo)軟核的激勵(lì),同時(shí)記錄軟核的輸出,和預(yù)期值開展比對(duì),可以確定核的設(shè)計(jì)錯(cuò)誤。這種方法的好處是實(shí)現(xiàn)容易,結(jié)果準(zhǔn)確,但硬件描述語言編碼量較大。為了仿真結(jié)果的準(zhǔn)確性,無論功能仿真還是時(shí)序仿真,仿真的步長(zhǎng)都不能太小,結(jié)果導(dǎo)致整個(gè)系統(tǒng)仿真時(shí)間太長(zhǎng)。本設(shè)計(jì)中先對(duì)RISC CPU的各個(gè)子模塊開展了分別綜合,檢查正確性,如果發(fā)現(xiàn)錯(cuò)誤可以在較小的范圍內(nèi)來檢查并驗(yàn)證。子模塊綜合完畢后,把要綜合的RISC CPU的模塊與外圍器件以及測(cè)試模塊分離出來組成一個(gè)大模塊,綜合后的的RISC CPU模塊如圖4所示,這是Xilinx ISE7.1 所綜合生成的技術(shù)原理圖。 綜合的結(jié)果只是通用的門級(jí)網(wǎng)表,

3、只是一些與、或、非門的邏輯關(guān)系,和芯片實(shí)際的配置情況還有差距。此時(shí)應(yīng)該使用FPGA/CPLD廠商提供的實(shí)現(xiàn)與布局布線工具,根據(jù)所選芯片的型號(hào),開展芯片內(nèi)部功能單元的實(shí)際連接與映射。這種實(shí)現(xiàn)與布局布線工具一般要選用所選器件的生產(chǎn)商開發(fā)的工具,因?yàn)橹挥猩a(chǎn)者了解器件內(nèi)部的構(gòu)造,如在ISE的集成環(huán)境中完成實(shí)現(xiàn)與布局布線的工具是Flow Engine。 圖4 CPU技術(shù)原理圖 STA(Static Timing Analysis)靜態(tài)時(shí)序分析,完成FPGA設(shè)計(jì)時(shí)必須的一個(gè)步驟。在FPGA加約束、綜合、布局布線后,在ISE中可以運(yùn)行Timing Analyzer生成詳細(xì)的時(shí)序,本設(shè)計(jì)中Minimum p

4、eriod: 12.032ns (Maximum Frequency: 83.112MHz),Minimum input arrival time before clock: 6.479ns,Maximum output required time after clock: 9.767ns。然后,設(shè)計(jì)人員檢查時(shí)序,根據(jù)工具的提示找出不滿足Setup/Hold time的路徑,以及不符合約束的路徑,開展修改保證數(shù)據(jù)能被正確的采樣。在后仿真中將布局布線的時(shí)延反標(biāo)到設(shè)計(jì)中去,使仿真既包含門延時(shí),又包含線延時(shí)信息。這種后仿真是準(zhǔn)確的仿真,能真實(shí)地反映芯片的實(shí)際工作情況。 7 結(jié) 論 復(fù)雜的RISC CPU設(shè)計(jì)是一個(gè)從抽象到具體的過程,本文根據(jù)FPGA的構(gòu)造特點(diǎn),圍繞在FPGA上設(shè)計(jì)實(shí)現(xiàn)八位微處理器軟核設(shè)計(jì)方法開展探討,研究了片上系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)復(fù)用技術(shù),并給出了指令集和其調(diào)試方法,提出了一種基于FPGA的微處理器的IP的設(shè)計(jì)方法。本文作者創(chuàng)新點(diǎn)是:根據(jù)Spartan II 的內(nèi)部構(gòu)造,在編碼階段實(shí)現(xiàn)了地址和數(shù)據(jù)的優(yōu)化,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論