二十套計算機(jī)組成原理期末試卷及答案

1、套計算機(jī)組成原理期末試卷及答案期末試卷. 選擇題（每題1分，共20分）前我們所說的個臺式商機(jī)屬A.巨型機(jī)B.中型機(jī)C.（2000）10化成六進(jìn)制數(shù)。A（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16下列數(shù)中最的數(shù)。A（10011001）2 B.（227）8 C.（98）16 D.（152）10 表法主要于表浮點數(shù)中的階碼。在型或微型計算機(jī)，普遍采的字符編碼。BCD碼C碼下列有關(guān)運算器的描述中是正確的A.只做算術(shù)運算，不做邏輯運算只做加法能暫時存放運算結(jié)果既做算術(shù)運算，做邏輯運算是。可編程的只讀存儲器光擦除可編程的只讀存儲器Intel80486是32位微處理器，Pent

2、ium是位微處理器.設(shè)X=1.x1x2x3x4,當(dāng)滿時，X成。x1必須為1，x2x3x4少有個為1 x1必須為1，x2x3x4任意x1必須為0，x2x3x4少有個為1 x1必須為0，x2x3x4任意CPU主要包?？刂破鰿.運算器和主存D.控制器、ALU和主存信息只條傳輸線，且采脈沖傳輸?shù)氖椒QA.串傳輸B.并傳輸C.D.分時傳輸以下四種類型指令中，執(zhí)時間最長的。RR型RS型SS型程序控制指令下屬于應(yīng)軟件。本處理在主存CPU之間增cache存儲器的的。增加內(nèi)存容量提內(nèi)存可靠性CPU和主存之間的速度匹配問題增加內(nèi)存容量，同時加快存取速度某單機(jī)的系統(tǒng)程序，不允許戶在執(zhí)時改變，則可以選作為存儲芯。SRA

3、M閃速存儲器cache輔助存儲器設(shè)變址寄存器X，形式地址D，（X）表寄存X的內(nèi)容，這種尋址式的有效地址。EA=(X)+DEA=(X)+(D)C.EA=(X)+D)D. EA=(X)+(D)在指令的地址字段中，直接指出操作數(shù)本的尋址式，稱。寄存器尋址直接尋址下控制式中，主要由程序?qū)崿F(xiàn)的。PPU(式中斷式DMA式通道式系統(tǒng)總線中地址線的功能。于選擇主存單元地址于選擇進(jìn)信息傳輸?shù)脑O(shè)備于選擇外存地址設(shè)備接電路的地址采DMA式傳送數(shù)據(jù)時，每傳送個數(shù)據(jù)要占的時間。. 填空題（每空1分，共20分） 的應(yīng)。漢字的A.、B.、C.輸、內(nèi)部處理、輸出三種不同途的編碼。閃速存儲器特別適合于A.微型計算機(jī)系統(tǒng)，被譽(yù)為

4、B.成為代替磁盤的種理想具。主存儲器的性能指標(biāo)主要A.、B.、存儲周期和存儲器帶寬。條件轉(zhuǎn)移、條件轉(zhuǎn)移、轉(zhuǎn)程序、返主程序、中斷返回指令都屬于A.類指令這類指令在指令格式中所表的地址不B.的地址，C.的地址。從操作數(shù)的物理位置來說，可將指令歸結(jié)為三種類型：存儲存儲器型，B.。運算器的兩個主要功能是，B.?？偩€采A.每PCI設(shè)備都有獨的總線請求和總線授權(quán)兩條信號線B.相連。直接內(nèi)存訪問（DMA）式中，DMA控制器CPU完全接管A.的控制，數(shù)據(jù)交換不經(jīng)CPU,直接在內(nèi)存B.之間進(jìn)三.簡答題（每5分，20分）請說明指令周期、機(jī)器周期、時鐘周期之間的關(guān)系。SRAMSRAM相，DRAM在電路組成上有什么不

5、同之處？應(yīng)題（540分）1.機(jī)器數(shù)字長為8位（含1位符號位），當(dāng)X= -127 （進(jìn)制）時，其對應(yīng)的進(jìn)制表，(X)原表，(X)反表，(X)補(bǔ)表，(X)移表分別是多少？2.已知x=0.1011,y=-0.0101,求x+y=?,x-y=?16k8SRAM64K16位的存儲器，要求畫出該存儲器的組成邏輯框 圖。提存儲器速度可采哪些措施，請說出少五種措施。36541K地址 范圍內(nèi)尋找，畫出該機(jī)器的指令格式。舉例說明存儲器堆棧的原理及棧、出棧的過程。試畫出三總線系統(tǒng)的結(jié)構(gòu)圖。10247683B,72Hz,計算刷新存儲 器帶寬應(yīng)是多少？. 選擇題DBADDDD8. D 9. A 10. B 11. A

6、12. C 13. D 14. C15. B 16. A 17. B 18. B 19. D 20. D. 填空題智能輸編碼（或輸碼）內(nèi)碼（或機(jī)內(nèi)碼）字模碼固態(tài)盤存取時間下條指令存儲器型算術(shù)運算 邏輯運算集中式 中央仲裁器總線 設(shè)備（或輸輸出設(shè)備） 三簡答題計算機(jī)系統(tǒng)可分為：微程序機(jī)器級，般機(jī)器級（或稱機(jī)器語級），操作系統(tǒng)級，匯編語級，級語級。CPU周期數(shù)來表，CPU周期也稱為機(jī)器周期，個CPU周期包含若個時鐘周期（也稱為節(jié)拍脈沖或T周期）。3.SRAM存儲器由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動態(tài)刷新電路。4.程序查詢式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計算

7、機(jī)程序控制，優(yōu)點是硬CPUCPUCPU時 間，但硬件結(jié)構(gòu)相對復(fù)雜些。四. 應(yīng)題1. 進(jìn)制表為 -01111111X原 = 11111111 X反 = 10000000 X補(bǔ) = 10000001 X移 = 000000012. x補(bǔ)=00.1011 x補(bǔ)=00.1011補(bǔ)=11.1011 補(bǔ)=00.0101 00.0110 01.0000 x+y=+0.0110 x-y產(chǎn)溢出64K1616位（A15A0），16位（D15D0）SRAM16K8148位，因ft2 ：4譯碼器， 以16K4個模塊。位擴(kuò)展采兩串接。圖C1.1cache（速緩沖存儲器采多體交叉存儲器，采雙端存儲器，加長存儲器的字長。6

8、10位。格式如下6 10 10 106 位 D1位D2位D3位SPSP表表通寄存器。棧操作可描述為（A）M SP,(SP-1)SP出棧操作可描述為（SP+1）SP,(M SP)A 7三總線結(jié)構(gòu)如下圖所：圖C1.28解：刷存所需帶寬=分辨率每個像素點顏深度刷新速率，故刷存帶寬為：10247683B72/s=165888KB/s=162MB/s.期末試卷.選擇題（每空1分，共20分）將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，以取得有利價值的信息，我們稱其。前的計算機(jī)，從原理上。根據(jù)國標(biāo)規(guī)定，每個漢字在計算機(jī)內(nèi)占存儲A.個字節(jié)B.個字節(jié)C.下列數(shù)中最的數(shù)A.（101001）2B.（52）8 C.（2B）16

9、D.（44）10存儲器是計算機(jī)系統(tǒng)的記憶設(shè)備，主要A.存放程序B.存放軟件C.存放微程序D.存放程序和數(shù)據(jù)設(shè)X=0.1011，補(bǔ)A.1.1011B.1.0100 下列數(shù)中最的數(shù)。A.（）2 B.（227）8 C.（96）16 D.（143）10”的概念，最早提出這種概念的。巴貝奇馮C.帕斯卡D.貝爾在CPU中，跟蹤后繼指令地指的寄存器A.指令寄存器B.程序計數(shù)器D.狀態(tài)條件寄存器Pentium-3是種。4位處理器B.16位處理器C.準(zhǔn)16D.32位處理器三種集中式總線控制中，式對電路故障最敏感。鏈?zhǔn)讲樵僀.獨請求外存儲器與內(nèi)存儲器相，外存儲A.速度快，容量，成本B.速度慢，容量，成本低256K

10、8的存儲器，其地址線和數(shù)據(jù)線總和A.16B.18 C.26 D.20A為累加器，SPSP為SP指的棧頂單元。如果進(jìn)棧操作的動作順序是 SP，(SP)-1SP。那么出棧操作的動作順序應(yīng)。A.(M SP)A，(SP)+1SPB.(SP)+1SP，(M SP)A C.(SP-1)SP，(M SP)A D.(M SP)A，（SP）-1SP當(dāng)采編址情況下，不需要專門指令組。A.統(tǒng)編址法B.單獨編址法C.兩者都是下有中的敘述是不正確的。A.旦有中斷請求出現(xiàn)，CPU即停當(dāng)前指令的執(zhí)，轉(zhuǎn)去受理中斷請求B.CPU響應(yīng)中斷時暫停運當(dāng)前程序，動轉(zhuǎn)移到中斷服務(wù)程序C.中斷式般適于隨機(jī)出現(xiàn)的服務(wù)下敘述中是正確的。A.總

11、線定要和接相連B.接定要和總線相連C.通道可以替代接D.總線始終由CPU控制和管理在下述指令中為間接尋址指令包含CPU周期數(shù)最多。A.CLAB.ADD 30C.STA I 31D.JMP 21（含位符號位）。對應(yīng)于進(jìn)制-27， 寄存器內(nèi)。A.27HB.9BH 某存儲器芯的存儲容量8K12位，則它的地址線。A.11B.12 C.13 D.14. 填空題（每空1分，共20分）計算機(jī)軟件般分為兩類：類A.,另類B.。操作系統(tǒng)于C.類。位進(jìn)制數(shù)，BCD碼表A.位進(jìn)制碼，ASCII碼表需B.位進(jìn)制碼。主存儲器容量通常KB表，其K=A.;量通常GB表，其中G=B.。RISC的中含義A.,CISC的中含義B

12、.。主存儲器的性能指標(biāo)主要是存儲容量A.、B.和C.。由于存儲器芯的容量有限，所以往往需要A.和B.兩進(jìn)充才能滿實際需求。指令尋址的基本式有兩種式B.式。存儲器CPU連接時，要完A.的連接的連接C.的接，能正常作。操作控制器的功能是根據(jù)指令操作碼A.，產(chǎn)各種操作控制信號，從完B.和執(zhí)指令的控制三.簡答題（每5分，20分）指令和數(shù)據(jù)均存放在內(nèi)存中，計算機(jī)如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)。什么是指令周期？什么是機(jī)器周期？什么是時鐘周期？三者之間的關(guān)系如何？DMADMA式的主要優(yōu)點。存儲器型三類指令中，哪類 指令的執(zhí)時間最長？哪類指令的執(zhí)時間最短？為什么？四. 應(yīng)題（每題5分，共40分）1.

13、求進(jìn)制數(shù)-113的原碼表，反碼表，補(bǔ)碼表和移碼表（8位進(jìn)制表，并設(shè)最位為符號位，真值為7位）。2.15 10 9 8 7 0圖中X為尋址特征位，且X=0時，不變址；X=1時，變址寄存器X1進(jìn)變址；X=2時，變址寄存器X2進(jìn)變址；X=3時，相對尋址。設(shè)（PC）=1234H，（X1）=0037H,(X2)=1122H，請確定下列指令的有效地址（均六進(jìn)制表，H表六進(jìn)制） (1)4420H (2)2244H (3)1322H (4)3521H (5)6723H轉(zhuǎn)換成進(jìn)制數(shù)、進(jìn)制數(shù)、六進(jìn)制數(shù)和BCD數(shù)。354 位尾數(shù)，請寫出浮點數(shù)所能表的范圍（只考慮正數(shù)值）。應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)，使兩者之和

14、最。并說明有種解答。ASCII811位。計算當(dāng)波8184K4SRAM芯組成該機(jī)所允許的最主存空間，并選模塊條形式，問：32K8位，共需個模塊條？RAM?RAM芯？CPU需使根地址線來選擇各模塊？使何種譯碼器？.選擇題：1.C2.C3.B4.A5.D6.C7.B8.B 9.B 10.A 11.A 12.B 13.C 14.B15.A 16.A 17.B 18.C 19.C 20C. 填空題：1.A.系統(tǒng)軟件 B.應(yīng)軟件 C.系統(tǒng)軟件2. A.4 B.73. A.210 B.2304.A.精簡指令系統(tǒng)計算機(jī) B.復(fù)雜指令系統(tǒng)計算機(jī)5.A.存取時間 B.存儲周期 C.存儲器帶寬6.A.字向 B.位向

15、7.A.順序?qū)ぶ肥?B.跳躍尋址式8.A.地址線 B.數(shù)據(jù)線 C.控制線9.A.時序信號 B.取指令三. 簡答題：。從（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù) 流流向運算器（通寄存器）。指令周期是完成條指令所需的時間。包括取指令、分析指令和執(zhí)指令所需的CPU周期，是指被確定為指令執(zhí)過程中的歸化基 準(zhǔn)時間，通常等于取指時間（或訪存時間）。時鐘周期是時鐘頻率的倒數(shù)，也可 T周期，是處理操作的最基本單位。個指令周期由若個機(jī)器 周期組成，每個機(jī)器周期由若個時鐘周期組成。3.(1)外設(shè)發(fā)出DMA請求；CPU響應(yīng)請求，DMACPU接管總線的控制；DMA控制器執(zhí)數(shù)據(jù)傳送操作；CPUDMA操作結(jié)束。主要優(yōu)點是數(shù)據(jù)數(shù)據(jù)

16、速度快存儲器型執(zhí)速度最慢。因為前者操作四. 應(yīng)題1. 原碼 111100011000111010001111000011112.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H）10=（162.A）163.（1）（354（2）（354 ）10=（101100010.1010）2）10=（542.5）8（3）（354 ）10=（0.1）BCD（4）（354 4. 最值2-1111110.最值21111110.xy根，則2xy=64K2若 y=1 y=2 x=16y=4 y=8 因ft，當(dāng)數(shù)據(jù)線為1或2時，引腳之和為18 共有2種解答每個字符格式包含個位，因

17、ft字符傳送速率 4800/10=480秒T=1/4800=0.208ms數(shù)據(jù)位傳送速率8480=3840位/秒7.(2188）/（32k8）=8，故需8個模塊(32k8）/（4k4）=16，故需16芯共需816=128芯為了選擇各模塊，需使3:8譯碼器即3根地址線選擇模條。8中斷處理過程流程圖如圖C2.1所。圖C2.1期末試卷三.選擇題（每題1分，共20分）完整的計算機(jī)系統(tǒng)應(yīng)包。運算器、存儲器、控制器配套的硬件設(shè)備和軟件系統(tǒng)下列數(shù)中最的數(shù)A.（101001）2B. （52）8C. （101001）BCDD. （233）163.設(shè)X=0.1011，則補(bǔ)A.1.1011B. 1.0100C. 1

18、.0101D. 1.1001機(jī)器中零的表形式是唯的。在計算機(jī)中，普遍采的字符編碼。BCD碼C碼運算器的主要功能是進(jìn)。邏輯運算和算術(shù)運算只作加法存儲器是計算機(jī)系統(tǒng)中的記憶設(shè)它主要。存放數(shù)據(jù)和程序存放微程序16位64KB,那么它的尋址范圍是 。B.32KC. 64KBD. 32KB32位字長（其1位符號位）表定點數(shù)時，所能表的數(shù)值范圍A.0N|1-2-32于對某個寄存器中操作數(shù)的尋址式稱尋址。程序控制類指令的功能。進(jìn)算術(shù)運算和邏輯運算CPU之間的數(shù)據(jù)傳送CPU和設(shè)備之間的數(shù)據(jù)傳送改變程序執(zhí)的順序中央處理器（CPU）是。cache運算器、控制器和主存儲器計算機(jī)使總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積化，同。減少了信息傳輸量提了信息傳輸?shù)乃俣葴p少了信息傳輸線的條數(shù)在集中式總線仲裁,式對電路故障最敏感。鏈?zhǔn)讲樵冇嫈?shù)器定時查詢獨請求在微型機(jī)系統(tǒng)外圍設(shè)備通與主板的系統(tǒng)總線相