計算機專業(yè)基礎(chǔ)綜合模擬試卷4

1、計算機專業(yè)基礎(chǔ)綜合（中央處理器）模擬試卷4（總分:48.00,做題時間：90分鐘）一、B單項選擇題1-40小題。下列每題給出的四個選項中，只有一個選項是最符合題目要求的。/B（總題數(shù)：18，分?jǐn)?shù)：36.00）通常所說的32位微處理器是指（）。地址總線的寬度為32位處理的數(shù)據(jù)長度只能為32位CPU字長為32位 V通用寄存器數(shù)目為32個通常所說的32位微處理器是指CPU字長為32位。將運算器和控制器合稱為中央處理器（CPU）,在由超大規(guī) 模集成電路構(gòu)成的微型計算機中，往往將CPU制成一塊芯片，稱為微處理器。CPU按照其處理信息的字長 可以分為8位CPU、16位CPU、32位CPU、64位CPU等。

2、選項A、B、D均與微處理器的位數(shù)無關(guān)。在微程序控制方式中，機器指令、微程序和微指令的關(guān)系是（）。每一條機器指令由一條微指令來解釋執(zhí)行每一條機器指令由一段（或一個）微程序來解釋執(zhí)行 V一段機器指令組成的工作程序可由一條微指令來解釋執(zhí)行一條微指令由若干條機器指令組成機器指令是由一段（或一個）微程序來解釋執(zhí)行的，一條微程序是由若干微指令構(gòu)成的。一個單周期處理器，各主要功能單元的操作時間為：指令存儲器和數(shù)據(jù)存儲器為0. 3 ns，ALU為0. 2 ns，寄存器文件為0. 1 ns，則該CPU的時鐘周期最少應(yīng)該是（）。0.4 ns0.3 ns0.2 ns1 ns V單周期處理器時鐘周期取為“Load”指

3、令的執(zhí)行時間（最長），它等于讀指令存儲器（取指）的時間、讀寄存 器堆（取形式地址）的時間、ALU（計算有效地址）的時間、讀數(shù)據(jù)存儲器（取操作數(shù)）的時間以及寫寄存器堆（將 操作數(shù)寫入目的寄存器）的時間之和，為1 ns。微程序存放在（）。主存中堆棧中只讀存儲器中 V磁盤中微程序存放在控制存儲器中，是只讀存儲器。下列關(guān)于并行微程序控制器的說法中，正確的是（）。現(xiàn)行微指令的執(zhí)行與取下一條微指令的操作并行 V現(xiàn)行微指令的執(zhí)行與取下一條微指令的操作串行兩條或更多微指令的執(zhí)行在時間上并行兩條或更多微指令的取微指令操作在時間上并行并行微程序控制器中，在執(zhí)行現(xiàn)行微指令的同時，取下一條微指令，選項A的描述正確。下

4、列說法中正確的是（）。取指周期一定等于機器周期指令字長等于機器字長的前提下，取指周期等于機器周期指令字長等于存儲字長的前提下，取指周期等于機器周期 V取指周期與機器周期沒有必然聯(lián)系指令字長一般取存儲字長的整數(shù)倍，當(dāng)指令字長等于存儲字長時，取指周期可看作機器周期。 在微程序控制方式中，以下說法中正確的是（）。I.采用微程序控制器的處理器稱為微處理器II.每 一條機器指令由一個微程序來解釋執(zhí)行III.在微指令的編碼中，執(zhí)行效率最低的是直接編碼方式IV.水 平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)I 和 IIII 和 V VI 和III、III和 V微處理器是相對于大型機的處理器而言的，與微程序控制器

5、沒有必然聯(lián)系，I錯誤。微程序的設(shè)計思想就 是將每一條機器指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條微指令對應(yīng)一個或幾個 微操作命令，II正確。直接編碼方式中每一位代表一個微命令，不需要譯碼，因此執(zhí)行效率最高，III錯誤。 一條水平型微指令能定義并執(zhí)行幾種并行的基本操作，因此能更充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)，V正確。 下列幾項中，流水線相關(guān)包括（）。I結(jié)構(gòu)相關(guān)II.數(shù)據(jù)相關(guān)I.指令相關(guān)V控制相關(guān)A.I，I，I，VB.I，I，IC.I，I，VVD.I，I，V流水線相關(guān)包括：結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。其中，結(jié)構(gòu)相關(guān)是由于不同指令欲同時使用一個部件 而造成的；數(shù)據(jù)相關(guān)是指后面指令欲使

6、用前面指令的結(jié)果時該結(jié)果還沒有產(chǎn)生：控制相關(guān)是指指令執(zhí)行的 順序發(fā)生改變而引起的流水線停頓，各類轉(zhuǎn)移指令、分支指令以及中斷或異常的出現(xiàn)都會引起控制相關(guān)。一個四級流水線的處理器，連續(xù)向此流水線輸入15條指令，則在第15個時鐘周期結(jié)束時，共執(zhí)行完的 指令條數(shù)為（）。 TOC o 1-5 h z 101112V15此題考查流水線的工作原理。共執(zhí)行完的指令條數(shù)為1+（154）=12。在一個微指令周期中，（）。只能執(zhí)行一個微操作能順序執(zhí)行多個微操作只能執(zhí)行多個互斥微操作能并行執(zhí)行多個微操作 V已知一臺時鐘頻率為2 GHz的計算機的CPI為1. 2。某程序P在該計算機上的指令條數(shù)為4X10 9。若在該計算

7、機上，程序P從開始啟動到執(zhí)行結(jié)束所經(jīng)歷的時間是4 s，則運行P所用CPU時間占整個CPU 時間的百分比大約是（）。40%60%V80%100%此題考查如何根據(jù)時鐘頻率、指令條數(shù)和CPI來計算程序執(zhí)行時間。1. 2X4X109 /2GHz=2. 4s，（2. 4 / 4） X100%=60%。指令流水線中，不同的指令在指令流水的不同功能段中可以（）。順序選擇循環(huán)并行 V在指令流水線中，不同的指令在不同功能段中可以并行。下列說法中，正確的是（）。水平型微指令的執(zhí)行速度要慢于垂直型微指令水平型微指令的長度要短于垂直型微指令水平型微指令的編碼空間利用率高垂直型微指令中包含微操作碼字段 V此題考查的知識

8、點包括：水平型微指令的執(zhí)行速度要快于垂直型微指令，水平型微指令的長度要長于垂直 型微指令，水平型微指令的編碼空間利用率較低，垂直型微指令的格式與普通機器指令的格式相仿。下列特征中，不屬于有利于實現(xiàn)指令流水線的是（）。指令字等長Load / Store指令風(fēng)格尋址方式靈活多樣 V指令格式規(guī)整統(tǒng)一有利于實現(xiàn)流水線的指令特征是指令字等長、Load/Store指令風(fēng)格（隱含尋址方式簡單）、指令格式規(guī)整 統(tǒng)一、數(shù)據(jù)和指令在存儲器中“對齊”存放。下列關(guān)于動態(tài)流水線和超標(biāo)量處理器的說法中，錯誤的是（）。超標(biāo)量處理器中一定有多個不同的指令執(zhí)行單元動態(tài)流水線執(zhí)行指令的順序不一定是輸入指令的順序超標(biāo)量處理器不一定

9、都采用動態(tài)流水線超標(biāo)量技術(shù)是指采用更多流水段個數(shù)的流水線技術(shù) V超標(biāo)量技術(shù)是采用更多指令執(zhí)行部件來構(gòu)成多條流水線的技術(shù)。指令流水中不同功能段的執(zhí)行時間最好（）。相等 V不等為零與指令周期一致不同功能段的時間相同可以提高流水線的效率。下列說法中正確的是（）。指令流水線可以縮短一條指令的執(zhí)行時間實現(xiàn)指令流水線并不需要增加額外的硬件指令流水線可以提高指令執(zhí)行的吞吐率 V理想情況下，每個時鐘內(nèi)都有一條指令在指令流水線中完成指令流水線將延長一條指令的執(zhí)行時間。一個主要原因就是盡管各個流水段處理指令的時間并不相同，但 是只能取最長的時間作為流水線的工作周期；實現(xiàn)指令流水線需要增加額外的硬件，至少在流水段之

10、間增 加鎖存器。這也是指令流水線將延長一條指令的一執(zhí)行時間的重要原因：指令流水線可以提高指令執(zhí)行的 吞吐率；指令流水線存在一個建立時間，即第一條指令進入流水線到它流出的時間間隔。即便是理想情況 下，在第一條指令流出之前，指令流水線在每個時鐘內(nèi)都沒有完成任何一條指令。以下有關(guān)流水線相關(guān)的敘述中，正確的是（）。所有數(shù)據(jù)相關(guān)都能通過轉(zhuǎn)發(fā)得到解決可以通過調(diào)整指令順序和插入nop指令消除所有的數(shù)據(jù)相關(guān) V五段流水線中Load-Use數(shù)據(jù)相關(guān)不會引起一個時鐘周期的阻塞一條分支指令與緊隨其后的一條ALU運算指令肯定會發(fā)生數(shù)據(jù)相關(guān)相鄰兩條ALU運算指令之間，相隔一條的兩條ALU運算指令之間和相隔一條的Load

11、指令與ALU運算指令之 間的數(shù)據(jù)冒險能通過轉(zhuǎn)發(fā)解決。單純依靠“插入nop指令”就能消除所有數(shù)據(jù)相關(guān)，但是這樣做效率太低。 如果通過調(diào)整指令順序，再加上插入nop指令，則能提高流水線的效率。Load-Use數(shù)據(jù)相關(guān)是由于Load 指令的目的寄存器等于后一條指令的源寄存器而導(dǎo)致的。對于五段流水線（取指、譯碼、執(zhí)行、訪存、寫回）， Load指令在最后一段寫入目的寄存器，而后繼指令在第三段讀寄存器源，所以Load-Use數(shù)據(jù)相關(guān)至少要 引起一個時鐘周期的阻塞。通常，分支指令并不改變?nèi)魏渭拇嫫鞯闹?，所以與緊隨其后的ALU運算指令根 本不會發(fā)生數(shù)據(jù)相關(guān)。二、B綜合應(yīng)用題41-47小題。/B（總題數(shù)：6，分

12、數(shù):12.00）下圖是一個簡化的CPU與主存連接結(jié)構(gòu)示意圖（圖中省略了所有多路選擇器）。其中有一個累加寄存器AC、一個狀態(tài)寄存器和其他四個寄存器（主存地址寄存器MAR、主存數(shù)據(jù)寄存器MDR、程序計數(shù)器PC和指令寄存器IR)，各部件及其之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。 b、寄存器IR)，各部件及其之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。 b、c、d四個寄存器的名稱。(2)簡述圖中指令從主存取到控制器的過程。(3)說明數(shù)據(jù)從主存取出、運 算、寫回主存所經(jīng)過的數(shù)據(jù)通路(假定數(shù)據(jù)地址巳在MAR中)。正確答案：(正確答案：(1)b單向連接微控制器，由微控制器的作用不難得知b是指令寄存

13、器(IR)； a和c 直接連接主存，只可能是MDR和MAR，c到主存是單向連接，a和主存雙向連接，根據(jù)指令執(zhí)行的特點，MAR 只單向給主存?zhèn)魉偷刂?，而MDR既存放從主存中取出的數(shù)據(jù)又要存放將要寫入主存的數(shù)據(jù)，因此c為主存 地址寄存器(MAR)，a為主存數(shù)據(jù)寄存器(MDR)。d具有自動加1的功能，且單向連接MAR，不難得出為程序 計數(shù)器(PC)。因此，a為MDR，b為IR，c為MAR，d為PC。(2)先從程序計數(shù)器(PC)中取出指令地址，將 指令地址送入主存地址寄存器(MAR)，在相關(guān)的控制下從主存中取出指令送至主存數(shù)據(jù)寄存器(MDR)，然后 將MDR中的指令送至指令寄存器(IR)，最后流向微控

14、制器，供微控制器分析并執(zhí)行指令。因此，取指令的 數(shù)據(jù)通路為：PC-MAR，M(MAR) MDR-IR控制器。(3)與(2)的分析類似，根據(jù)MAR中的地址去主存取數(shù) 據(jù)，將取出的數(shù)據(jù)送至主存數(shù)據(jù)寄存器(MDR)，然后將MDR中的數(shù)據(jù)送至ALu進行運算，運算的結(jié)果送至累 加器(AC)，運算結(jié)束后將AC中的結(jié)果送至MDR，最后將MDR中的數(shù)據(jù)寫入主存。因此，從主存取出、運 算和寫回主存所經(jīng)過的數(shù)據(jù)通路為：MARM，M(MAR) MDRALU，ALU AC，ACMDR-M(MAR)。)某指令流水線分為五級，分別完成取址(IF)、譯碼并取數(shù)(ID)、執(zhí)行(EX)、訪存(MEM)、寫結(jié)果(WR)。 設(shè)完成

15、各階段操作的時間依次為：90 ns，60 ns，70 ns，100 ns，50 ns。試問：流水線的時鐘周期應(yīng)取 何值?若第一條和第二條指令發(fā)生數(shù)據(jù)相關(guān)，第二條指令需推遲多少時間才能不發(fā)生錯誤?若相鄰兩條指令 發(fā)生數(shù)據(jù)相關(guān)，而不推遲第二條指令的執(zhí)行可采取什么措施？ 正確答案：(正確答案：流水線的時鐘周期應(yīng)取其中最長的時間段，即100ns。第二條指令需推遲300 ns(即 等待上一條指令完成EX、MEM、WR三個周期后才能開始ID，才能不發(fā)生錯誤。若相鄰兩條指令發(fā)生數(shù)據(jù)相 關(guān)而不推遲第二條指令的執(zhí)行，可采取的措施是在訪存與執(zhí)行之間設(shè)置相關(guān)專用通路。)如果在一個CPU周期中要產(chǎn)生3個脈沖T 1=2

16、00 ns，T 2=400 ns，T 3=200 ns，試畫出時序產(chǎn)生器邏輯圖。正確答案：(正確答案：(1)流水線的操作時鐘周期t按四步操作中最長時間來考慮，所以正確答案：(正確答案：(1)流水線的操作時鐘周期t按四步操作中最長時間來考慮，所以t=100 ns。(2)兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：ADD R 1，R 2，,R 3 ；R 2+R 3 -R 1SUB R 4，R 1，R 5； R 12 多3汁： 2314151R 5 R 4兩條指令在流水線中執(zhí)行情況如下表所示。 DD指令在時鐘4時將結(jié)果寫入寄存器堆(R1)， 但SUB指令在時鐘3時讀寄存器堆(R 1 )。本來ADD指令應(yīng)先寫入R

17、1，SUB指令后讀R 1，結(jié)果變成SUB 指令先讀R 1，ADD指令后寫R 1，因而發(fā)生兩條指令間的數(shù)據(jù)相關(guān);如果硬件上不采取措施，第2條指 令SUB至少應(yīng)推遲2個操作時鐘周期(2X100ns)。(3)如果硬件上加以改進(采取旁路技術(shù))，可推遲1個操作時鐘周期(100 ns)。)現(xiàn)有一個三段的指令流水線，各段經(jīng)過時間依次為，2At，Ato請畫出該流水線連續(xù)處理三條不相 關(guān)指令的時空圖，并計算流水線的吞吐率、加速比和效率。正確答案：（正確答案：（1）硬布線控制與微程序控制器相同之處是根據(jù)指令操作碼和時序信號，產(chǎn)生各種 控制信號，以便正確地建立各種數(shù)據(jù)通路，完成取指令和執(zhí)行指令的控制。（2）硬布線

18、控制的優(yōu)點是，由 于控制器的速度取決于電路延遲，所以速度較快。（3）硬布線控制的主要缺點是，由于將控制部件看成專 門產(chǎn)生固定時序控制信號的邏輯電路，所以把用最少元件和取得最高速度作為設(shè)計目標(biāo)。一旦設(shè)計完成， 不可能通過其他的修改添加新功能。（4）微程序控制的主要優(yōu)點是，與硬布線控制器相比，具有規(guī)整性、 靈活性、可維護性等一系列優(yōu)點。（5）微程序控制的主要缺點是，由于微程序控制器采用了存儲程序原理， 所以每條指令都要從控制存儲器中取一次，因此影響了速度。）正確答案：(正確答案：節(jié)拍脈沖T 、T 2、T 3的寬度實際等于時鐘脈沖的周期或是它的倍數(shù)，此時T 1 =T 2 =200 ns，T 3 =400 ns，所以主脈沖源的頻率應(yīng)為f=1 / T 1 =5 MHz，為了消除節(jié)拍脈沖上的毛刺，環(huán) 型脈沖發(fā)生器采用移位寄存器形式。下圖畫出了題目要求的邏輯電路圖和時序信號關(guān)系。根據(jù)關(guān)系，節(jié)拍T =C ， T =C送結(jié)果四步操作，現(xiàn)假設(shè)完成各步操作的時間(1)流水線的操作周期應(yīng)設(shè)計為多少？(2 )若脈沖T 、T 2、T 3的邏輯表達式