上課-考試數(shù)電康六數(shù)電小結(jié)

1、1緒論數(shù)字信號 幅度、時間離散的信號數(shù)字電路 “0”和“1”二值邏輯第1章 數(shù)字邏輯概論2 數(shù)制數(shù)制十進制（Decimal）、二進制（Binary）、八進制（Octal）、十六進制（Hexadecimal）第1章 數(shù)字邏輯概論任意進制數(shù)的按權(quán)展開式Ki為0(R-1) 中任意一個數(shù)字符號。R基數(shù)。Ri為第 i 位的權(quán)值。Ki 取值：0(R-1)其中：3二進制第1章 數(shù)字邏輯概論整數(shù)部分 n 位，小數(shù)部分 m 位Ki 取值：0、1。對于一個二進制數(shù)最右邊一位稱為最低有效位，常表示為LSB(Least Significant Bit)。最左邊一位稱為最高有效位，常表示為MSB(Most Signif

2、icant Bit)。4例：試標出二進制數(shù)11011.011的LSB和MSB位，寫出各位的權(quán)和按權(quán)展開式，求出其等值的十進制數(shù)。(N)B=(11011.011)B=124+123+022+121+120+02-1+12-2+12-31 1 0 1 1 . 0 1 124232221202-12-22-3MSBLSB解：=(27.375)D51011000101.1011000101.1011000101.10011 將二進制數(shù)轉(zhuǎn)換成十進制數(shù)512 256 128 64 32 16 8 4 2 1 29 28 27 26 25 24 23 22 21 20 整數(shù)部分：按權(quán)逐項相加D9 D8 D7

3、 D6 D5 D4 D3 D2 D1 D06D-1 D-2 D-3 D-4 D-5.100111011000101.100111/2 1/4 1/8 1/16 1/322-1 2-2 2-3 2-4 2-5小數(shù)部分：0.5 0.25 0.125 0.0625 0.03125.100117 邏輯代數(shù)及其基本邏輯運算 基本邏輯運算 與、或、非、異或、同或 邏輯函數(shù)的表示方法 函數(shù)式真值表 唯一、 2n 種組合、按自然二進制排列邏輯圖卡諾圖 唯一波形圖 唯一第1章 邏輯代數(shù)基礎(chǔ)不易出錯。非一定！8 邏輯代數(shù)的基本定理和恒等式 基本定律 基本規(guī)則 代入規(guī)則反演規(guī)則 求反(非)函數(shù)：“”與“+”、“0”

4、與“1”、原變量與反變量互換。變換時，原函數(shù)運算的優(yōu)先順序不變，非單變量的反(非)號保留。對偶規(guī)則 “”與“+”、“0”與“1”互換第1章 邏輯代數(shù)基礎(chǔ)9第1章 邏輯代數(shù)基礎(chǔ) 邏輯函數(shù)的變換與化簡 變換 公式法化簡 卡諾圖化簡最小項卡諾圖 相鄰卡諾圖表示函數(shù)卡諾圖化簡函數(shù)10第1章 邏輯代數(shù)基礎(chǔ) 邏輯函數(shù)的變換與化簡卡諾圖化簡畫包圍圈時應(yīng)遵循的原則：每個圈須呈矩形，圈內(nèi)的方格數(shù)要盡量多，且方格數(shù)一定是2n(n=0,1,2,3)個。圈的數(shù)目要盡量少。相鄰特性包括幾何相鄰、對邊相鄰和四角相鄰。同一方格可以被不同的圈重復包圍多次，但每一個圈中一定要有其他圈未曾包圍的方格。 含無關(guān)項的化簡 無關(guān)項可作

5、“0”可作“1”循環(huán)相鄰11第2章 門電路 TTL電路工作速度快 電源電壓：5V輸入端 開路默認為高電平即“1” CMOS電路功耗低、制作工藝簡、集成度高 電源電壓：普通318V，高速26V輸入端 開路狀態(tài)不定，不允許！12 特殊門電路普通門電路輸出端不允許并接（線與）！OC（OD）門三態(tài)門 傳輸門第2章 門電路可以線與輸出端可以并接，但最多只允許一個門打開！13第3章 組合邏輯電路 特點輸出只由輸入決定 無記憶單元、反饋通路 分析由邏輯圖寫出輸出端的邏輯表達式運用邏輯代數(shù)化簡或變換列邏輯狀態(tài)表分析、歸納邏輯功能 已知邏輯電路確定邏輯功能14第3章 組合邏輯電路 設(shè)計由邏輯要求，列出邏輯狀態(tài)表

6、由邏輯狀態(tài)表寫出邏輯表達式簡化和變換邏輯表達式畫出邏輯圖根據(jù)功能要求設(shè)計邏輯電路15 編碼器n 位二進制碼表示N 個信息（狀態(tài)）：2nN普通編碼器優(yōu)先編碼器 74148、74147第4章 常用組合邏輯功能器件 譯碼器n 位二進制碼表示N 個信息（狀態(tài)）：2nN二進制譯碼器 74138顯示譯碼器普通編碼器16 數(shù)據(jù)選擇器與數(shù)據(jù)分配器數(shù)據(jù)選擇器 74153、74151數(shù)據(jù)分配器第4章 常用組合邏輯功能器件 數(shù)值比較器 算術(shù)運算電路17 觸發(fā)器是時序邏輯電路的基本單元第5章 觸發(fā)器 時序邏輯電路特點輸出由輸入和電路原來狀態(tài)共同決定 有記憶單元、反饋通路18 基本特性兩個穩(wěn)態(tài) 0、1觸發(fā)翻轉(zhuǎn)互補輸出

7、Q、Q 狀態(tài)Q端狀態(tài)Q n 現(xiàn)態(tài)（原態(tài)、初態(tài)、今態(tài)）Q n+1 次態(tài)（新態(tài)）第5章 觸發(fā)器19邏輯功能 RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T觸發(fā)器等觸發(fā)方式 電平觸發(fā)、主從觸發(fā)、邊沿觸發(fā)結(jié)構(gòu)形式 基本RS觸發(fā)器，同步觸發(fā)器、維持阻塞觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等第5章 觸發(fā)器分類20邏輯功能表示方式 功能表、時序圖、狀態(tài)轉(zhuǎn)換表、特性方程和狀態(tài)轉(zhuǎn)換圖第5章 觸發(fā)器21基本RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器T觸發(fā)器第5章 觸發(fā)器功能觸發(fā)方式特性方程功能轉(zhuǎn)換空翻一次變化22第6章 時序邏輯電路分析與設(shè)計 在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還與電路原來的狀態(tài)

8、有關(guān)者，都叫做時序邏輯電路，簡稱時序電路。 時序電路必然具有記憶功能，因而組成時序電路的基本單元是觸發(fā)器。時序邏輯電路組合電路觸發(fā)器電路X1XiZ1ZjQ1QmD1Dm輸入信號輸出信號觸發(fā)器輸入信號觸發(fā)器輸出信號CP圖6.1.1 時序邏輯電路框圖23電路構(gòu)成： 存儲電路（主要是觸發(fā)器，必不可少） 組合邏輯電路（可選） 時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的按觸發(fā)方式分類: 同步時序電路：各觸發(fā)器狀態(tài)的變化都在同一時鐘信號作用下同時發(fā)生。 異步時序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時鐘信號，也可能完全沒有公共的時鐘信號。 同步時序電路的速度高于異步時序電路。24按輸出方式分類:米里型：時序電路的輸出狀態(tài)與輸入和現(xiàn)態(tài)有關(guān)的電路稱為米里型莫爾型：輸出狀態(tài)只與現(xiàn)態(tài)有關(guān)的電路，稱為莫爾型。25 時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖六種方式表示，這些表示方法在本質(zhì)上是相同的，可以互