cadence的原理圖庫設計課件

1、CADENCE 原理圖建庫簡介劉忠亮111499CADENCE 原理圖建庫簡介劉忠亮111499CADENCE 原理圖庫結(jié)構(gòu)Librarysym_1entitychipspart_tablevlog_modesymbol.css fileverilog.v filechips.prt filepart.ptf fileverilog.v file lcx lcxcellLcx.cat fileCADENCE 原理圖庫結(jié)構(gòu)Librarysym_1entsym_1entitychipspart_tablevlog_modesymbol.css fileverilog.v filechips.prt

2、 filepart.ptf fileverilog.v file lcxcell符號圖形文件包含端口列表器件特征及物理封裝等信息器件附加屬性文件功 能 上 的 仿 真 模 型文件CADENCE 原理圖庫結(jié)構(gòu)sym_1entitychipspart_tablevlog 從上面的結(jié)構(gòu)可以看出“cadence”的原理圖庫是由數(shù)據(jù)文件構(gòu)成。這樣，作庫人也可以直接從庫文件目錄中選取某個文件進行拷貝和修改。當然，首先要對文件結(jié)構(gòu)和內(nèi)容十分熟悉。用這種方法建的原理圖庫經(jīng)常會出一些錯誤。 所以還是按照CADENCE的建庫步驟，使用 “Part Developer” 建庫工具來建原理圖庫。 從上面的結(jié)構(gòu)可以看出

3、“cadence”的原理圖庫Part Developer 界面chipspart_tablesym_1entityvlog_mode 前三項是最常用的三項 根據(jù)目前設計狀況另外兩項作庫時可以暫時不考慮Part Developer 界面chipspart_tab 對于初學者來說，創(chuàng)建原理圖庫不但要了解庫文件及對應的結(jié)構(gòu)關(guān)系，還要熟悉創(chuàng)建流程和熟練使用庫編輯器（Part Developer）為自己服務。 下面以一個簡單器件的創(chuàng)建過程來演示一下一個元件庫的創(chuàng)建流程。同時，介紹一下“Part Developer”的基本使用。 啟 動PROJECT MANAGER， 建 立 一 個 新 工 程（PROJ

4、ECT）（或者直接從開始選擇library explorer啟動。） 對于初學者來說，創(chuàng)建原理圖庫不但要了解庫文件 在工程（project）的主界面選擇 Tools/Library Tools/Part Developer GO ON 在工程（project）的主界面選擇 GO ON選擇Create New 選擇Create New 在Library 選項中,選擇將來要存放新建器件的庫. 這里,我建議大家最初建庫時,最好把自己所建的器件放到自己的庫內(nèi).這樣,既方便本人查找修改,也不會導致各個公用庫內(nèi)器件的混亂. 在Library 選項中,選擇將來要存放新建器件的庫 在“part name” 和

5、 “physical part” 選項填入名稱。 例如：“74LVT574” 注意選擇要創(chuàng)建器件的類型為了仿真 在“part name” 和 “physical pa 在Logical Pin”對話框彈出同時也會出現(xiàn)一個表單。設計者在輸入“pin” 之前，要根據(jù)供應商提供元件的“datasheet”中“pin name”的形式進行“Edit”選項的設置 在Logical Pin”對話框彈出同時也會出現(xiàn)一個cadence的原理圖庫設計課件 那么在這里：Bit:是基于位的形式Slot:是基于槽的形式Group:是基于組的形式?；谀姆N形式要根據(jù)“Datasheet”的形式來決定。如要輸入矢量，請選

6、擇：BN-B;BN;BN-B。如要輸入標量，請選擇：BN-S;BN;BN-S 那么在這里： 在Logical Pin對話框中輸入pin name之前。一定要在 “pin”選項種選擇正確的類型。（按所選用元件的說明） GO ON 在Logical Pin對話框中輸入pin name 在Logical Pin對話框中逐個輸入pin name。 注意：這里類似總線形式或有一定規(guī)律的pin，可以一次輸入，譬如：A1-A16；1D-8D等等。 GO ON 在Logical Pin對話框中逐個輸入pin na 注意“Logical Pin” 的分支要保證正確，即位于哪一個符號下，否則到后來出問題查找比較麻

7、煩 注意“Logical Pin” 的分支要保證正確，即接下來定義一個器件封裝（package）：右鍵點擊“packages”，選擇“new”，在“Specify Pack Type “選項中封裝類型，如“DIP”。在Reference Designator選擇中選擇一種元件類型。如 “D”。(設計者應嚴格按照原理圖設計規(guī)范中規(guī)定的各種元件對應的文字符號來添入此選項）在下面屬性中加入一條：body_name，值和上面的physical part相同（為了原理圖反標的正確性）接下來定義一個器件封裝（package）：然后點擊 “Specify Footprint”在“JEDEC_TYPE”選項中

8、輸入對應的物理封裝。如：“DIP20”這里也可不填，在下面part_table中填。GO ON然后點擊 “Specify Footprint”在“JEDE 然后點擊“Physical Pin Mapping”然后選擇Add Manually，點擊Pin Numbers，在“Numeric”選項中輸入“1-20”。 APPLY這里如果在上頁中加入了jedec_type的封裝名則extract from footprint直接取出管腳。 然后點擊“Physical Pin Mapping” 這里，提醒一下，在“Numeric”選項中，只能輸入數(shù)字。如果要輸入類似“A1、B2之類的管腳號，應選擇“G

9、rid”選項。另外，一段時間以來，不少硬件設計人員在輸入管腳號時，總是覺得是一件頭痛的事情。因為他們沒有找到捷徑，而是一個一個的輸入有規(guī)律的管腳號。如果是一個“BGA”器件，上百個PIN的輸入不但耗時，而且有時難免會有手誤，從而造成將來元件的使用錯誤。 其實，“CADENCE” 可以讓你快速輸入。選擇“Grid”選項，在“ROW”中輸入“A-J”，在“COLUMN”中輸入“1-30”，然后點擊“Creat”你會看到！ 這里，提醒一下，在“Numeric”選項中，只能輸入接著剛才74LVT574： 將所有“Number” 一一對應給“Pin Name”。如果有未使用的“pin”可以在 “N”選項

10、標識表示是NC空腳。另外POWER類型可點擊右鍵復制。GO ON接著剛才74LVT574： GO ON 封裝定義結(jié)束后，要給元件在原理圖中一個表示符號（Symbol）：選擇“Part Developer”中的“Symbols”，右鍵選擇“NEW”。 封裝定義結(jié)束后，要給元件在原理圖中一個表示符 在對話框中高亮的三個選項中，經(jīng)常使用的為前兩項。選擇您所需要的形式進行下一步，這里選擇“Number 2”：隱藏電源和地管腳顯示電源和地管腳電源和地管腳單獨體現(xiàn)在另一個符號上 在對話框中高亮的三個選項中，經(jīng)常使用的為前兩 如果想換一種封裝類型選擇“Specify Pack Type”這里, 保持原來的封

11、裝 如果想換一種封裝類型 返回“Part Developer”打開“Symbols”的的分支可以看到已經(jīng)有一個“sym_1”產(chǎn)生了 。 返回“Part Developer”打開“Symbo打開“sym_1”的的分支可以看到“pin”的信息 。打開“sym_1”的的分支可以看到“pin”的信息 。 選擇 Part Developer/TOOLS 或直接選擇 symbol/sym_1 點擊右鍵來啟動 Concept-HDL查看 symbol 的形狀。 這里可以看到在symbol view 中各個 pin 的分布情況，有的 pin 的位置并不是很理想。 當然可以在Concept-HDL中直接移動。但

12、這種做法是不被提倡的，比較好的方法是返回到Part Developer 中選擇symbols/sym_1右鍵后選擇Properties 選擇 Part Developer/TOOLS 或直 可以在這里編輯所有pin的位置。完成后再進入concept-HDL中。 可以在這里編輯所有pin的位置。完成后再進入conc在concept-HDL中編輯“symbol”時要注意選擇Tools/options/grid 大家在作庫的時候應該保持“GRID”的設置一致。將“SYMBOL”和 “GRID” 的 兩 項 設 置 統(tǒng)一為0.05(50mil) 和2(100mil)。 這樣，在作原理圖時就不必再改變“

13、GRID”，作出的原理圖就會清晰、規(guī)范。 在concept-HDL中編輯“symbol”時要注意選擇T下面就是要建一個part_table表了：從part table file右鍵新建part.ptf生成一個ptf表格在key和injected部分分別輸出相應的屬性項。如：Vendor_part_numberVendorDescriptionJedec_typeAlt_symbolsPart_number等等。下面就是要建一個part_table表了：在key和inje在這頁表中填入各屬性的相應的值，對于同一symbol對應的不同器件直接在此表中加入一行就可以了。在這頁表中填入各屬性的相應的值

14、，對于同一symbol對應 完成了“Logical Pin”, “Package”, “Symbols”的各項設定后,存 盤,再選“TOOLS”下的“CHECKPLUS”,選中所有的項,按“RUN”,在“View Markers” 中 看 結(jié) 果， 如 沒 有 錯 誤， 一個元件庫（原理圖部分）就創(chuàng)建成功了。 接下來要檢驗您所創(chuàng)建的元件是否可用。也就是說要進行測試。那么測試方法是在 Concept-HDL 中調(diào)用一個完成的元件（74LVT574） 。存盤后打包（此時可將Update Allegro Board選項關(guān)掉），然后在工程（Project）主界面上 運行“Layout”啟動“Alleg

15、ro”. “Allegro”啟動后,首先在“BOARD GEOMETRY/OUTLINE”層上作一個“OUTLINE”，然后選擇FILE/IMPORT/LOGIC/Concept-HDL.接著選擇Place/Quickplace/Place/ok你將會看到該器件的封裝！ 完成了“Logical Pin”, “Pac 上面就是建一個原理圖元件庫的基本過程. 實際上我們在使用元件庫繪制原理圖，無非就是將設計者自己抽象的設計思路通過符號和連線對應到實際器件和印制線路上去。那么，總結(jié)一下“CADENCE”提供給設計者庫的對應基本有三種情況： （一）.一對一（一個符號對應一個封裝） （二）.多對一（一個

16、封裝包括多個相同部分符號） （三）.一對多（一個符號對應多個封裝） 所謂一對一就是上面我們所演示的情況.那么其余兩種情況也都是在基本的過程中稍有改變或添加設定. 第二種情況可以參照“96PINWXY”,第三種情況就是在“Package”的設定中增加一種封裝類型. 上面就是建一個原理圖元件庫的基本過程. （二）.多對一（一個封裝包括三個相同部分符號）A1-A32 （二）.多對一（一個封裝包括三個相同部分符 （二）.多對一（一個封裝包括三個相同部分符號）A1-A32 （二）.多對一（一個封裝包括三個相同部分符 （三）.一對多（一個符號對應三個封裝） （三）.一對多（一個符號對應三個封裝） （三）.

17、一對多（一個符號對應兩個封裝） （三）.一對多（一個符號對應兩個封裝） 其實,現(xiàn)在創(chuàng)建原理圖庫.還有一個更好的方法就是copy,因為現(xiàn)有的原理圖庫已經(jīng)包羅了很多種類,如果您想創(chuàng)建的元件與現(xiàn)有的某一個很相近(如元件的“pin”數(shù)或“pin name”大體相同),就可以“copy”或在“Part Developer”中“open/save as”新的元件的命名,然后簡單更改個別選項即可得到一個新的元件(原理圖庫). 還有,同樣的類型不同標稱值的器件沒有必要再作一個器件,只要在該器件的“part.ptf”文件中添加一個新的“value”即可. 簡捷方法 其實,現(xiàn)在創(chuàng)建原理圖庫.還有一個更好的方法就是

18、copy 幾點注意(一).在輸入“pin name” 或表示未使用“pin”時,不要使用“nc”,因為其已被“CADENCE”占用.(二).在定義“pin”的位置時,考慮一下將來器件的擺放方向,因為最近發(fā)現(xiàn)“Version 14.1”好象有“bug”,在“Concept-HDL”中調(diào)用建好的庫,當你旋轉(zhuǎn)其時,“text”不隨之旋轉(zhuǎn).(14.2已經(jīng)解決)(三).在SYM中，如各管腳有相同的名字，命名時要將它們區(qū)分開來，比如“MPC860”有很多“GND”，命名時，應用“GND1，GND2，GND3”將它們區(qū)分開 來，再在“PACKAGE” 中將其與各自的管腳數(shù)相對應。 也可以輸入一個“GND”或“VCC”,然后在package/properties/physical pin mapping選擇 pi