電子密碼鎖設(shè)計

1、計算機組成原理課程設(shè)計報告電子密碼鎖的設(shè)計本文介紹了在MAX+PLUS環(huán)境下采用EDA技術(shù)和VHDL語言設(shè)計的一種新型電子密碼鎖。體積小、功耗低、價格便宜、安全可靠、維護升級方便，具有良好的應(yīng)用前景。隨著社會物質(zhì)財富的不斷增加，安全防盜已成為社會問題。人們對鎖具的要求越來越高，要安全可靠防盜，使用方便。由于結(jié)構(gòu)上的限制，大理石鎖很難滿足當(dāng)前的社會管理和防盜要求，尤其是在人員經(jīng)常變動的公共場所，如辦公室、酒店等場所。電子密碼鎖因其自身的優(yōu)勢，越來越受到人們的青睞。但是，目前使用的電子密碼鎖大多是基于單片機，部件分離，成本高，可靠性無法保證。本文采用先進的EDA技術(shù)、MAX+PLUS平臺和VHDL

2、語言設(shè)計了一種新型電子密碼鎖。關(guān)鍵詞電子密碼鎖； EDA； VHDL； MAX+PLUS1 簡介計算機組成原理與設(shè)計是計算機通信與技術(shù)專業(yè)本科生的必修課。本科生在完成了理論學(xué)習(xí)和必要的實驗之后，已經(jīng)掌握了它的基本原理和各種基本功能的應(yīng)用，但硬件的實際應(yīng)用設(shè)計及其完整的用戶程序設(shè)計還不清楚，動手能力還不夠。因此，有必要設(shè)計一次本課程。計算機組成原理與設(shè)計課程設(shè)計不僅使學(xué)生能夠鞏固課本中所學(xué)的理論，而且使學(xué)生能夠?qū)W習(xí)硬件電路設(shè)計和用戶程序設(shè)計，同時學(xué)習(xí)查閱資料的方法。計算機原理與設(shè)計課程設(shè)計主要是通過學(xué)生自主設(shè)計方案和自己使用計算機電路設(shè)計軟件編寫和調(diào)試用戶程序，加深對課程的認(rèn)識和理解，充分發(fā)揮個

3、人創(chuàng)新能力。 .1.1 系統(tǒng)設(shè)計要求(1)密碼輸入：每按一次數(shù)字鍵，輸入一個數(shù)值并顯示在顯示器上，將先前輸入的數(shù)據(jù)依次左移一位。(2) 密碼清除：每按一次清除鍵，可將之前輸入的所有值清除為“0000”。(3) 密碼更改：按更改鍵將當(dāng)前號碼設(shè)置為新密碼。(4) 密碼鎖：按鎖鍵可鎖定密碼鎖。2 EDA技術(shù)2.1 EDA的概念EDA技術(shù)是在電子CAD技術(shù)的基礎(chǔ)上開發(fā)的通用軟件系統(tǒng)。它是指基于計算機的電子產(chǎn)品的自動化設(shè)計，它融合了應(yīng)用電子技術(shù)、計算機技術(shù)、信息處理和智能技術(shù)的最新成果。EDA設(shè)計可分為系統(tǒng)級、電路級和物理實現(xiàn)級。物理設(shè)計主要指IC版圖設(shè)計，一般由半導(dǎo)體廠商完成；系統(tǒng)級設(shè)計主要面向大型復(fù)

4、雜的電子產(chǎn)品；一般的民用和教學(xué)基本上涉及電路級設(shè)計。我們常用的EDA軟件大多屬于電路級設(shè)計。電路級設(shè)計是電子工程師接受系統(tǒng)設(shè)計任務(wù)后，首先確定設(shè)計方案并選擇合適的元器件，然后根據(jù)具體元器件設(shè)計電路原理圖，然后進行第一次仿真。包括數(shù)字電路的邏輯仿真、故障分析、模擬電路的AC/DC分析、瞬態(tài)分析等。這個仿真主要是從功能上檢查設(shè)計方案的正確性。仿真完成后，可以根據(jù)原理圖生成的電氣連接網(wǎng)絡(luò)表進行PCB的自動布局布線，條件允許的情況下可以進行PCB的后期分析。包括熱分析、噪聲和干擾分析、電磁兼容分析、可靠性分析等，分析后的結(jié)果參數(shù)可以反饋給電路圖進行二次仿真，也稱為后仿真。仿真結(jié)束后，我們主要測試PCB

5、在實際工作環(huán)境中的可行性。2.2 EDA技術(shù)的歷史與發(fā)展EDA技術(shù)的發(fā)展大致可以分為三個階段。 1970年代是計算機輔助設(shè)計（CAD）的階段，人們開始使用計算機代替人工操作進行IC版圖編輯和PCB版圖。 1980 年代是計算機輔助工程 (CAE) 的階段。與CAD相比，CAE不僅具有純圖形繪圖功能，還增加了電路功能分析和結(jié)構(gòu)設(shè)計，并通過電氣連接網(wǎng)絡(luò)表將它們組合在一起，實現(xiàn)工程設(shè)計。 1990年代是電子系統(tǒng)設(shè)計自動化（EDA）的階段，同時出現(xiàn)了計算機輔助過程（CAPP）和計算機輔助制造（CAM）。2.3 EDA的應(yīng)用現(xiàn)在EDA技術(shù)應(yīng)用廣泛，包括機械、電子、通訊、航天、化工、礦產(chǎn)、生物、醫(yī)療、軍事

6、等領(lǐng)域。目前，EDA技術(shù)已廣泛應(yīng)用于各大公司、科研、教學(xué)部門。在產(chǎn)品設(shè)計制造方面，EDA技術(shù)可以實現(xiàn)早期計算機仿真、系統(tǒng)級仿真和測試環(huán)境仿真、PCB制造、電路板焊接、ASIC設(shè)計等。在教學(xué)方面，EDA教育始于1990年代中期中國的大學(xué)，現(xiàn)在幾乎所有理工科大學(xué)都開設(shè)了EDA課程。這些課程主要是為了讓學(xué)生了解EDA的基本概念和原理，使用EDA軟件進行電子電路課程的實驗，設(shè)計簡單的系統(tǒng)。2.4 EDA常用軟件EDA 工具層出不窮。目前進入中國并具有廣泛影響的EDA軟件包括multiSIM7（原EWB最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Gra

7、phics、Synopsys、LSIIogic、Cadence、MicroSim等.這些工具功能強大，一般可以多方面使用。比如很多軟件可以用于電路設(shè)計和仿真，也可以用于PCB自動布局布線，可以輸出各種網(wǎng)表文件，與第三方軟件接口。三、系統(tǒng)設(shè)計方案及功能實現(xiàn)根據(jù)系統(tǒng)設(shè)計要求，系統(tǒng)設(shè)計采用自頂向下的設(shè)計方法。頂層設(shè)計采用原理圖設(shè)計方法，系統(tǒng)整體裝配設(shè)計原理圖如圖3-1所示。它由密碼鎖輸入模塊、密碼鎖控制模塊和密碼鎖顯示解碼模塊三部分組成。圖3-1 系統(tǒng)整體裝配設(shè)計示意圖3.1 密碼鎖輸入模塊密碼鎖輸入模塊由時序產(chǎn)生電路、鍵盤掃描電路、鍵盤譯碼電路和密鑰存儲電路組成。 定時產(chǎn)生電路產(chǎn)生電路中使用的三種

8、不同頻率的工作脈沖波形，即系統(tǒng)時鐘脈沖、彈跳消除采樣信號和鍵盤掃描信號。 鍵盤掃描電路掃描電路的作用是提供鍵盤掃描信號，掃描信號的變化順序依次為1110-1101-1011-0111-1110。 鍵盤解碼電路上述鍵盤中的按鍵分為數(shù)字鍵和文本鍵，每個鍵可能負(fù)責(zé)不同的功能，如清除鍵、鎖定鍵和解鎖鍵。數(shù)字鍵主要用于輸入數(shù)字，但鍵盤產(chǎn)生的輸出不能直接作為密碼鎖控制電路的輸入；另外，不同的按鍵具有不同的功能，因此鍵盤譯碼電路必須規(guī)劃好每個按鍵的輸出形式，才能執(zhí)行相應(yīng)的動作。 密鑰存儲電路因為每次掃描都會產(chǎn)生新的key數(shù)據(jù)，可能會覆蓋之前的數(shù)據(jù)，所以需要一個key存儲電路來記錄整個掃描后的結(jié)果。每個按鍵的

9、位置和編號的關(guān)系見表3-2。表 3-2 按鍵位置與數(shù)字編號的關(guān)系3.2 密碼鎖控制模塊密碼鎖的控制電路是整個電路的控制中心，主要完成數(shù)字鍵輸入和功能鍵輸入的響應(yīng)控制。數(shù)字鍵輸入的響應(yīng)控制.如果按下數(shù)字鍵，第一個數(shù)字將從顯示屏的最右端顯示。之后，每按一次新數(shù)字，顯示屏上的數(shù)字必須向左移動一位，才能顯示新數(shù)字。二。如果要更改輸入的數(shù)字，可以按返回鍵清除之前輸入的數(shù)字，或者按清除鍵清除所有輸入的數(shù)字，然后重新輸入四位數(shù)字。.因為這里設(shè)計了一個四位數(shù)字的電子密碼鎖，當(dāng)輸入四個以上的數(shù)字鍵時，電路會忽略它們，第四位數(shù)字將不再顯示。 功能鍵輸入響應(yīng)控制一、清除鍵：清除所有輸入的數(shù)字，即清零。二。開鎖鍵：按

10、此鍵可上鎖密碼鎖門（上鎖前需預(yù)先設(shè)置四位密碼）。三。釋放鍵：按此鍵檢查輸入的密碼是否正確，正確則解鎖。LED顯示程序如下：圖書館 ieee；使用 ieee.std_logic_1164.all；實體 led_disp 是港口（數(shù)據(jù)輸入：在 std_logic_vector（3 下降到 0）中；數(shù)據(jù)輸出：輸出 std_logic_vector（7 下降到 0）);結(jié)束 led_disp;led_disp 的架構(gòu) rtl 是開始進程（數(shù)據(jù)輸入）開始案例數(shù)據(jù)是當(dāng)“1010”=數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出空；結(jié)束案例；結(jié)束進程；結(jié)束 rtl;4 系統(tǒng)

11、仿真利用MAX PLUS平臺對密碼鎖進行編譯和仿真，將程序下載到FLEX10K芯片中，在EDA測試箱上進行硬件驗證。本文提出的電子密碼鎖采用VHDL語言設(shè)計，F(xiàn)PGA實現(xiàn)，體積小，功耗低。只需稍加修改即可改變密碼的位數(shù)和輸入次數(shù)，具有良好的應(yīng)用前景。但是，由于結(jié)構(gòu)還比較簡單，還需要進一步改進。密碼鎖輸入模塊的仿真如圖 4-1 所示。圖 4-1 密碼鎖輸入模塊仿真圖密碼鎖控制模塊仿真如圖4-2所示。圖4-2 密碼鎖控制模塊仿真圖密碼鎖解碼模塊仿真如圖4-3所示。圖4-3 密碼鎖解碼模塊仿真圖圖4-3 密碼鎖解碼模塊的仿真圖整個電子密碼鎖系統(tǒng)的仿真如圖4-4所示。圖4-4 電子密碼鎖全系統(tǒng)仿真圖5

12、 結(jié)束語經(jīng)過兩周的努力，終于完成了我的設(shè)計任務(wù)基于VHDL語言的智能密碼鎖設(shè)計。通過對本課程設(shè)計的學(xué)習(xí)，我深刻體會到設(shè)計課程的重要性和目的。這門設(shè)計課程不僅培養(yǎng)了我們的實際操作能力，還培養(yǎng)了我們靈活運用課本知識、理論聯(lián)系實際、獨立設(shè)計的能力。這不僅是學(xué)習(xí)新知識、新方法的好機會，也是對所學(xué)知識的全面檢討和復(fù)習(xí)，讓自己了解自己的不足，從而找出并彌補不足。希望學(xué)校以后能安排更多類似的實踐環(huán)節(jié)，讓學(xué)生學(xué)以致用。在設(shè)計中，我需要耐心、堅持、細(xì)心、粗心。一個小錯誤會導(dǎo)致錯誤的結(jié)果，而錯誤的檢查需要我有足夠的耐心。通過本次設(shè)計和設(shè)計中遇到的問題，積累了一些經(jīng)驗，對以后的IC設(shè)計工作有幫助。在應(yīng)用VHDL的過

13、程中，我真正體會到了它的并行運行與其他軟件（C語言）順序執(zhí)行的區(qū)別，以及它在電路設(shè)計上的優(yōu)越性。使用VHDL硬件描述語言設(shè)計數(shù)字系統(tǒng)方便靈活，大大減少了使用EDA軟件編譯和優(yōu)化仿真。 HYPERLINK %20%20%20%20:/ 電路設(shè)計時間和可能出現(xiàn)的錯誤降低了開發(fā)成本，這種設(shè)計方法必將在未來的數(shù)字系統(tǒng)設(shè)計中發(fā)揮越來越重要的作用。發(fā)送在本次課程設(shè)計中，非常感謝肖小麗老師的指導(dǎo)和幫助。如果沒有她認(rèn)真細(xì)致的審閱和修正，很難在這么短的時間內(nèi)完成這篇文章。從項目開始到論文順利完成，有多少可敬的老師、同學(xué)和朋友給了我無言的幫助。請在這里接受我真誠的祝福！參考王鎖平。電子設(shè)計自動化 (EDA) 課程

14、。中國電子科技大學(xué)。 2000 年 3 月宋等人。 EDA技術(shù)實踐課程?？茖W(xué)。 2002 年 10 月宋等人。 VHDL實踐課程。中國電子科技大學(xué)。 2002 年 6 月葛素珍等。采用EDA技術(shù)實現(xiàn)4位十進制密碼鎖。電子技術(shù).2002.12.于等人。采用VHDL語言、置信技術(shù)和信息化設(shè)計的數(shù)字密碼鎖.2004.4附錄主要控制程序如下：圖書館 ieee；使用 ieee.std_logic_1164.all；使用 ieee.std_logic_unsigned.all；使用 ieee.std_logic_arith.all；實體 coded_lock 是港口（時鐘：在標(biāo)準(zhǔn)邏輯中；ret：在標(biāo)準(zhǔn)邏輯

15、中；key_F:in std_logic_vector(1 down to 0);鍵入：在 std_logic_vector(9 downto 0);disp:out std_logic_vector(7 downto 0);ledcs:out std_logic_vector(3 downto 0);led2cs：輸出標(biāo)準(zhǔn)邏輯； -led片選信號聲音：緩沖區(qū)標(biāo)準(zhǔn)邏輯；led2:buffer std_logic_vector(1 down to 0);結(jié)束編碼鎖；coded_lock 的架構(gòu) rtl 是信號 key_temp:std_logic_vector(9 down to 0); - 密

16、鑰緩存信號 N:std_logic_vector(3 down to 0); - 密鑰緩存信號 FF:std_logic; - 關(guān)鍵標(biāo)記信號 ACC:std_logic_vector(15 down to 0); -所有鍵的寄存器。信號 REG:std_logic_vector(15 down to 0); -比較寄存器信號 NC：整數(shù)范圍 0 到 4； - 用于移位的標(biāo)志位信號 A,B,C,D:std_logic_vector(3 down to 0); - 注冊展示信號 clk_1k:std_logic; - 掃描時鐘信號數(shù)據(jù)：std_logic_vector(3 down to 0);信

17、號 F:std_logic_vector(1 down to 0);信號 s_cnt：整數(shù)范圍 0 到 4；信號 clk_10hz:std_logic;信號標(biāo)志：std_logic；組件 led_disp 是端口（數(shù)據(jù)輸入：在 std_logic_vector（3 下降到 0）；數(shù)據(jù)輸出：輸出 std_logic_vector（7 下降到 0）);末端組件；開始小豆：進程（clk）-按鍵拉斷電路variablet：整數(shù)范圍 0 到 2000000；開始如果上升沿（clk）那么ift1999999 則：=cnt+1;其他：= 0； key_temp=keyin; FNNNNNNNNNNN=1111;結(jié)束案例；結(jié)束進程；FF=not(N(3) and N(2) and N(1) and N(0); -判斷按鈕Regi：進程（FF，RET）-寄存器鍵信號電路variablet：整數(shù)范圍 0 到 5 ； -std_logic_vector