集成電路試卷

1、集成電路考試一、填空題（10 x3）1、集成電路的出現(xiàn)電子設備向著微小型化、_智能化和低功耗、 _高速度發(fā)展，加快了人類進入信息化時代的步伐。2、 集成度大約是每18 月翻一番的增長規(guī)律，這就是著名的摩爾 定律。3、根據(jù)參與導電的載流子可以把MOS品體管分成兩類：一類是n溝道MOS品體管，另一類是 p溝道MOS品體管。4、 現(xiàn)代先進雙極晶體管的三個基本特征是_自對準工藝 、_ 多晶硅發(fā)射極技術(shù)和深槽隔離。5、 MOS品體管的閾值電壓公式VT _ y 2（p + qbm。= FB F C OX，有多晶硅電阻6、MOS品體管交流小信號模型中，跨導gm_ _ Jd，有多晶硅電阻GS柵跨導g尸柵跨導g

2、尸mbD-。JV BS-7、與MOS工藝兼容的電阻包括擴散電阻n阱或n阱或p阱電阻8成電路的設計方法主要包括三部分內(nèi)容：設計抽象.設計流程、_設計方法 。9、集成電路的設計方法包括_PLD設計方法、半定制設計方法、定制設計方法。10、 在集成電路的加工過程中，圖形的加工是通過光刻 和刻蝕 工藝完成的。二、選擇題（5x4）11、MOS集成電路都選擇100品向的晶片，下列不是選取100品向 硅的原因是（A）A、品界面密度高B、缺陷少C、遷移率高D、有利于器件提高性能12、RTL電路的主要問題是（B）A、速度慢B、噪聲容限低C、功耗低D、電路的關門電平高 13、從瞬態(tài)特征看，下列哪種反相器的性能最差

3、（D）A、耗盡型負載B、電阻負載命非飽和增強負載D、飽和增強負載14、下列哪項不是BTCMOS電路相對于CMOS電路擁有的優(yōu)點（A）A、結(jié)構(gòu)簡單，所用器件少B、沒有靜態(tài)功耗C、噪聲容限低。、輸入阻抗高15、減少動態(tài)功耗最有效的措施是（A ）A、降低電源電壓B、減少負載電容C、減少寄生電容D、防止電荷分享三、 判斷題（10 x2）一16、SOICMOS可以喝體硅CMOS 一樣采用LOCOS隔離工藝，但是不需要 場區(qū)注入。（）17、增大柵氧化層厚度將將減少閾值電壓，提高襯底摻雜濃度可以增 大本征閾值。（X ）18、對NMOS 一般可能存在負襯底偏壓，負襯底偏壓會使閾值電壓增 大。（）19、 MOS

4、品體管的飽和區(qū)電流公式I=K （Vgs-Vt）2。（ V ）20、提高沉底摻雜濃度，減少柵氧化層厚度有利于抑制短溝道效應。（V21、飽和區(qū)的有效溝道長度隨漏電壓的增大而減小，使飽和區(qū)電流恒 定。（X ）22、CMOS反向器件的PMOS管事作為開關器件，在輸出高電平時只有 PMOS管導通，在輸出低電壓時，只有NMOS管導通。（V ）23、NMOS器件中的熱載流子效應比PMOS器件嚴重。（V ）24、邏輯電路屬于可恢復邏輯電路，它能使偏離理想電平的信號經(jīng)過n 級電路逐漸收斂到理想工作點，即最終達到合格的邏輯電平。（X ）25、電路單元包括準單元，宏單元和IP等。（V ）四、簡答題（10 x1）解釋MOS品體管的短溝道效應。MOS晶體管溝道越短，源漏區(qū)p n結(jié)耗盡層電荷在總的溝道 區(qū)耗盡層電荷中占的比例越大，使實際由柵壓控制的耗盡層電荷 減少，造成閾值電壓隨溝道長度減小而下降，這就是短溝道效 應。五、計算題（10 x1）1、在交流小信號模型中，已知I=1mA, V=26mV,。=100, V =20V,求跨導&，輸入阻抗r，輸入電阻r基極-集或極電阻rA。mn0u解：10-3,gm = VC = 26 10 A / V = 38mA /v2010