數(shù)電課件第二章

1、第2章 邏輯代數(shù)基礎(chǔ)2.1 基本概念2.1.1.基本邏輯運算：與、或、非及其內(nèi)部電路2.1.2.導(dǎo)出邏輯運算：與非、或非、與或非、異或、同或2.1.3.邏輯函數(shù)表示方法：（1）邏輯表達式（2）真值表（3）邏輯圖（4）波形圖（5）卡諾圖2.1 邏輯代數(shù)中的邏輯運算 研究數(shù)字電路的基礎(chǔ)為邏輯代數(shù)，由英國數(shù)學(xué)家George Boole在1847年提出的，邏輯代數(shù)也稱布爾代數(shù). 在邏輯代數(shù)中,變量常用字母A,B,C,Y,Z, a,b,c,x.y.z等表示，變量的取值只能是“0”或“1”. 邏輯代數(shù)中只有三種基本邏輯運算,即“與”、“或”、“非”。第2章 邏輯代數(shù)基礎(chǔ)2.1.1.基本邏輯運算：非邏輯運算

2、 定義:假定事件F成立與否同條件A的具備與否有關(guān),若A具備,則F不成立;若A不具備,則F成立.F和A之間的這種因果關(guān)系稱為“非”邏輯關(guān)系.1AF=A 非門邏輯符號 非邏輯真值表 A F=A 0 1 1 0與門和或門均可以有多個輸入端.非邏輯電路非門電路由什么器件組成？ MOS管又稱為絕緣柵型場效應(yīng)三極管（Metal-Oxide-Semiconductor Field Effect Transisteor , MOSFET） MOS管分為N溝道MOS管（NMOS）和P溝道MOS管（PMOS），它們的工作原理基本相同。NMOS管和PMOS管的通斷條件NMOS當(dāng)vGSVTN時導(dǎo)通當(dāng)vGSVTN時截止

3、PMOS當(dāng)vGSVTP時導(dǎo)通 當(dāng)vGSVTP時截止 CMOS反相器的電路結(jié)構(gòu)CMOS反相器漏極相連做輸出端PMOSNMOS柵極相連做輸入端 CMOS非門的工作原理CMOS反相器 如果將0V定義為0，邏輯VDD定義為邏輯1，將實現(xiàn)邏輯“非”功能 。1.當(dāng)vI=0V時，vGSN=0V，VTN截止，vGSP=VDD ，VTP導(dǎo)通，vOVDD，門電路輸出輸出高電平；2.當(dāng)vI=VDD時，VGSN=VDD ，VTN導(dǎo)通，VGSP=0V，VTP截止，vO0V，門電路輸出低電平。 定義：只有決定一事件的全部條件都具備時，這件事才成立；如果有一個或一個以上條件不具備，則這件事就不成立。這樣的因果關(guān)系稱為“與”

4、邏輯關(guān)系。 與邏輯電路狀態(tài)表開關(guān)A狀態(tài) 開關(guān) B狀態(tài) 燈F狀態(tài) 斷 斷 滅 斷 合 滅 合 斷 滅 合 合 亮與邏輯電路2.1.1.基本邏輯運算：與邏輯運算若將開關(guān)斷開和燈的熄滅狀態(tài)用邏輯量“0”表示;將開關(guān)合上和燈亮的狀態(tài)用邏輯量“1”表示,則上述狀態(tài)表可表示為: 與邏輯真值表A B F=A B0 0 00 1 01 0 01 1 1&ABF=AB與門邏輯符號與門的邏輯功能概括：1）有“0”出“0”；2）全“1”出“1”。 CMOS與非門CMOS與非門00通通止止1 定義：在決定一事件的各種條件中,只要有一個或一個以上條件具備時，這件事就成立;只有所有的條件都不具備時,這件事就不成立.這樣的

5、因果關(guān)系稱為“或”邏輯關(guān)系。 或邏輯真值表A B F=A+ B0 0 00 1 11 0 11 1 1或邏輯電路2.1.1.基本邏輯運算：或邏輯運算1ABF=A+B或門邏輯符號或門的邏輯功能概括為:1) 有“1”出“1”;2) 全“0” 出“0”.2.1.2 復(fù)合邏輯運算1. 與非邏輯 (將與邏輯和非邏輯組合而成) 與非邏輯真值表A B F=A B0 0 10 1 11 0 11 1 0&ABF=AB與非門邏輯符號2. 或非邏輯 (將或邏輯和非邏輯組合而成) 或非邏輯真值表A B F=A +B0 0 10 1 01 0 01 1 01ABF=A+B或非門邏輯符號3.與或非邏輯 (由與、或、非三

6、種邏輯組合而成）與或非邏輯函數(shù)式：F=AB+CD與或非門的邏輯符號1&ABCDF=AB+CD 異或邏輯真值表A B F=A B0 0 00 1 11 0 11 1 0=1ABF=A B異或門邏輯符號異或邏輯的功能為:1) 相同得“0”;2) 相異得“1”.4.異或邏輯異或邏輯的函數(shù)式為： F=AB+AB = A B=AB同或門邏輯符號F=A B. 同或邏輯 真值表A B F=A B0 0 10 1 01 0 01 1 1.對照異或和同或邏輯真值表,可以發(fā)現(xiàn): 同或和異或互為反函數(shù),即: A B = A B.5.同或邏輯同或邏輯式為:F = A B + A B =A B.這是一個什么樣的邏輯關(guān)系

7、的電路？2.1.3.邏輯函數(shù)表示方法【例2_1】設(shè)某叉車調(diào)速器分為7檔，從第0-6檔按照格雷碼編碼，考慮到調(diào)速器不可能直接從0檔打到6檔，反之亦然，因此編碼時只要滿足從0到6的格雷碼編碼格式，設(shè)計一個電路，分別把0到6檔對應(yīng)轉(zhuǎn)換為其二進制值。根據(jù)以上邏輯關(guān)系進行設(shè)計1.從0到6檔如何編碼？教材P8的格雷碼，從0000B-0101B編碼，與二進制數(shù)的關(guān)系按照P9的公式。由于本例特點可以用3位二進制數(shù)編碼，設(shè)做如下編碼：001B，011B，111B，101B，100B，110B,010B.與P8的格雷碼相比差距在哪里？為什么此處可以如此設(shè)計？2.畫出上述格雷碼與二進制碼的關(guān)系真值表為何此處還有冒險

8、信號？為何沒有冒險信號了？2.1.3.邏輯函數(shù)表示方法【例2_2】以2421碼的加法調(diào)整電路為例說明1.沒有偽碼不做調(diào)整2.有偽碼時：（1）相加結(jié)果有進位時，和減去6（2）相加結(jié)果無進位時，和加上6根據(jù)以上邏輯關(guān)系進行設(shè)計設(shè)計過程1.確定輸入輸出信號輸入信號：2組4位2421碼按二進制相加的和，5位輸出信號：按照邏輯關(guān)系調(diào)整后的5位二進制數(shù)2.列出輸入信號、輸出信號的對應(yīng)關(guān)系：真值表EDCBAF4F3F2F1F000000000000000100001.1111111111真值表EDCBAF4F3F2F1F00000000000000010000100010000100001100011001

9、0000100001010101100110011000011101101010000111001001011110101010000沒有偽碼偽碼沒有進位加6調(diào)整不可能出現(xiàn)，可以用任意作輸出EDCBAF4F3F2F1F001011010110110001100011010110101110011100111101111100001000010001100011001010010100111001110100101001010101111沒有偽碼有偽碼減6調(diào)整EDCBAF4F3F2F1F0101101000010111100011100010010110011001111010101001101

10、1110111110011100111011110111110111101111111111有偽碼減6調(diào)整沒有偽碼根據(jù)真值表畫卡諾圖1.觀察真值表，F(xiàn)4=E2.填寫F3的卡諾圖00000101101011011110110000001101X001011X01X0110111110010011X0100BAEDC卡諾圖將表達式轉(zhuǎn)換為與非與非式表達式和不是偽碼，無需調(diào)整，F(xiàn)4=E,F3=D邏輯圖和是偽碼，無進位，需調(diào)整，加67+6=13=1101B,F4=0,F3=1和是偽碼，有進位，需調(diào)整，減617H-6=11H=10001B,F4=1,F3=03.模仿F3的方法繼續(xù)填寫F2,F1,F0的卡諾

11、圖化簡卡諾圖，得到與或式（最小項），轉(zhuǎn)換為與非門實現(xiàn)型式，作出對應(yīng)的電路圖，最終實現(xiàn)2421碼調(diào)整電路課外完成F2的設(shè)計直到做出仿真電路上述設(shè)計過程可以實現(xiàn)電路的設(shè)計，但過程復(fù)雜，隨著輸入輸出信號數(shù)量的增加，會使設(shè)計的難度更大，此方法重在基本概念的學(xué)習(xí)掌握，要做電路設(shè)計，最好的方法還是硬件描述語言的電路設(shè)計，但這種設(shè)計方法仍需要這些基礎(chǔ)知識做支撐。201221112037 數(shù)電作業(yè)當(dāng)輸入是00110，輸出為1，電路錯誤，查看方法：回到卡諾圖，找到00110格，當(dāng)前畫圈是 ，應(yīng)該是U3:C與門，輸入一端連接到/B，而不是B，改正之。XXXX通信1214鄭樹挺201221114047通信1214陳思遠：F0=A用VHDL描述F2，操作步驟參考實驗三教學(xué)視頻庫函數(shù)調(diào)用，都這樣寫芯片外觀芯片內(nèi)部邏輯數(shù)據(jù)流描述方法有冒險輸出去除冒險的設(shè)計用中規(guī)模芯片設(shè)計F是需要加6或減6調(diào)整的控制信號E是和的進位，DCBA是和加6，直接加即可，低位進位取0減6，轉(zhuǎn)換為補碼加運算，0110取反加1，就是加1001，低位進位取1無需調(diào)整加6調(diào)整減6調(diào)整，是加-6的補碼F4輸出端必須通過或非非門，把U2,U1兩芯片的C4相或作為輸出，否則當(dāng)當(dāng)前2個2421碼相加時U1輸出的C4為0，得到