計(jì)算機(jī)組成原理5課件

第5章中央處理器5.1CPU的功能和組成5.2指令周期5.3時序產(chǎn)生器和控制方式5.4微程序控制器×5.5微程序設(shè)計(jì)技術(shù)5.6硬連線控制器5.7流水CPU5.8RISCCPU5.9多媒體CPU5.10CPU性能評價

1第5章中央處理器5.1CPU的功能和組成15.1CPU的功能和組成5.1.1CPU的功能5.1.2CPU的基本組成5.1.3CPU中的主要寄存器5.1.4操作控制器與時序產(chǎn)生器25.1CPU的功能和組成25.1.1CPU的功能一旦把程序裝入內(nèi)存儲器，就可以由計(jì)算機(jī)來自動完成取出指令和執(zhí)行指令的任務(wù)專門用來完成此項(xiàng)工作的計(jì)算機(jī)部件稱為中央處理器，通常簡稱CPU35.1.1CPU的功能3CPU具有如下四方面的基本功能：指令控制程序的順序控制，稱為指令控制保證機(jī)器按順序執(zhí)行程序是CPU的首要任務(wù)操作控制CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動作時間控制對各種操作實(shí)施時間上的定時，稱為時間控制數(shù)據(jù)加工數(shù)據(jù)加工就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理完成數(shù)據(jù)的加工處理，是CPU的根本任務(wù)4CPU具有如下四方面的基本功能：45.1.2CPU的基本組成CPU由運(yùn)算器、cache和控制器三大部分組成CPU模型：P128圖5.155.1.2CPU的基本組成5控制器由程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成完成協(xié)調(diào)和指揮整個計(jì)算機(jī)系統(tǒng)的操作控制器的主要功能有：從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置對指令進(jìn)行譯碼或測試，并產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作指揮并控制CPU、內(nèi)存和輸入/輸出設(shè)備之間數(shù)據(jù)流動的方向6控制器6運(yùn)算器由算術(shù)邏輯單元(ALU)、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成是數(shù)據(jù)加工處理部件運(yùn)算器接受控制器的命令而進(jìn)行動作，是執(zhí)行部件運(yùn)算器有兩個主要功能：執(zhí)行所有的算術(shù)運(yùn)算執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測試7運(yùn)算器75.1.3CPU中的主要寄存器1．?dāng)?shù)據(jù)緩沖寄存器（DR）2．指令寄存器（IR）3．程序計(jì)數(shù)器（PC）4．地址寄存器（AR）5．通用寄存器（R0-R3）6．狀態(tài)條件寄存器（PSW）85.1.3CPU中的主要寄存器8在CPU中至少要有六類寄存器：指令寄存器（IR）程序計(jì)數(shù)器（PC）地址寄存器（AR）數(shù)據(jù)緩沖寄存器（DR）通用寄存器（R0-R3）狀態(tài)條件寄存器（PSW）這些寄存器用來暫存一個計(jì)算機(jī)字根據(jù)需要，可以擴(kuò)充其數(shù)目9在CPU中至少要有六類寄存器：91．?dāng)?shù)據(jù)緩沖寄存器（DR）數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字反之，當(dāng)向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中101．?dāng)?shù)據(jù)緩沖寄存器（DR）102．指令寄存器（IR）指令寄存器用來保存當(dāng)前正在執(zhí)行的一條指令當(dāng)執(zhí)行一條指令時，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至指令寄存器為了執(zhí)行任何給定的指令，必須對操作碼進(jìn)行測試，以便識別所要求的操作，指令譯碼器就是做這項(xiàng)工作的操作碼一經(jīng)譯碼后，即可向操作控制器發(fā)出具體操作的特定信號112．指令寄存器（IR）113．程序計(jì)數(shù)器（PC）通常又稱為指令計(jì)數(shù)器在程序開始執(zhí)行前，PC的內(nèi)容即是從內(nèi)存提取的第一條指令的地址當(dāng)執(zhí)行指令時，CPU將自動修改PC的內(nèi)容，以便使其保持的總是將要執(zhí)行的下一條指令的地址123．程序計(jì)數(shù)器（PC）124．地址寄存器（AR）地址寄存器用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址由于在內(nèi)存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀/寫操作完成為止134．地址寄存器（AR）135．通用寄存器（R0-R3）其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元(ALU)執(zhí)行算術(shù)或邏輯運(yùn)算時，為ALU提供一個工作區(qū)，暫時存放ALU運(yùn)算的結(jié)果信息145．通用寄存器（R0-R3）146．狀態(tài)條件寄存器（PSW）狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容，這些標(biāo)志位通常分別由1位觸發(fā)器保存狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器156．狀態(tài)條件寄存器（PSW）155.1.4操作控制器與時序產(chǎn)生器通常把許多寄存器之間傳送信息的通路稱為數(shù)據(jù)通路在各寄存器之間建立數(shù)據(jù)通路的任務(wù)，是由稱為操作控制器的部件來完成的操作控制器的功能，就是根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制165.1.4操作控制器與時序產(chǎn)生器16根據(jù)設(shè)計(jì)方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時序邏輯與存儲邏輯結(jié)合型三種第一種稱為硬布線控制器，它是采用時序邏輯技術(shù)來實(shí)現(xiàn)的；第二種稱為微程序控制器，它是采用存儲邏輯來實(shí)現(xiàn)的；第三種是前兩種方式的組合17根據(jù)設(shè)計(jì)方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時操作控制器產(chǎn)生的控制信號必須定時，還必須有時序產(chǎn)生器時序產(chǎn)生器的作用，就是對各種操作實(shí)施時間上的控制18185.2指令周期5.2.1指令周期的基本概念×5.2.2CLA指令的指令周期×5.2.3ADD指令的指令周期×5.2.4STA指令的指令周期×5.2.5NOP指令和JMP指令的指令周期5.2.6用方框圖語言表示指令周期195.2指令周期5.2.1指令周期的基本概念195.2.1指令周期的基本概念取指令-執(zhí)行指令序列CPU從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令……，如此周而復(fù)始，構(gòu)成了一個封閉的循環(huán)除非遇到停機(jī)指令，否則這個循環(huán)將一直繼續(xù)下去其過程如P160圖5.2所示205.2.1指令周期的基本概念取指令-執(zhí)行指令序列20指令周期CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需的時間通常叫做一個指令周期指令周期是取出并執(zhí)行一條指令的時間各種指令的指令周期是不盡相同的21指令周期21CPU周期指令周期常常用若干個CPU周期數(shù)來表示CPU周期也稱為機(jī)器周期由于CPU內(nèi)部的操作速度較快，而CPU訪問一次內(nèi)存所花的時間較長，因此通常用內(nèi)存讀取一條指令字的最短時間來規(guī)定CPU周期一條指令的取出階段（通常稱為取指）需要一個CPU周期時間22CPU周期22時鐘周期一個CPU周期時間包含有若干個時鐘周期時鐘周期（通常稱為節(jié)拍脈沖或T周期）是處理操作的最基本單位這些時鐘周期的總和則規(guī)定了一個CPU周期的時間寬度23時鐘周期23采用定長CPU周期的指令周期示意圖P160圖5.324采用定長CPU周期的指令周期示意圖24取出和執(zhí)行任何一條指令所需的最短時間為兩個CPU周期任何一條指令，它的指令周期至少需要兩個CPU周期而復(fù)雜一些的指令周期，則需要更多的CPU周期25取出和執(zhí)行任何一條指令所需的最短時間為兩個CPU周期25五條典型指令組成的一個程序程序：P161表5.1取指和執(zhí)行過程：26五條典型指令組成的一個程序265.2.6用方框圖語言表示指令周期在進(jìn)行計(jì)算機(jī)設(shè)計(jì)時，可采用方框圖語言來表示一條指令的指令周期方框代表一個CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作菱形表示某種判別或測試，不過時間上它依附于緊接它的前面一個方框的CPU周期，而不單獨(dú)占用一個CPU周期275.2.6用方框圖語言表示指令周期27公操作符號“～”表示一條指令已經(jīng)執(zhí)行完畢，轉(zhuǎn)入公操作所謂公操作，就是一條指令執(zhí)行完畢后，CPU所開始進(jìn)行的一些操作，這些操作主要是CPU對外設(shè)請求的處理如果外圍設(shè)備沒有向CPU請求交換數(shù)據(jù)，那么CPU又轉(zhuǎn)向內(nèi)存取下一條指令28公操作符號“～”28用方框圖語言表示機(jī)器指令周期把前面的五條典型指令加以歸納，用方框圖語言表示指令周期P169圖5.14，CAI演示29用方框圖語言表示機(jī)器指令周期29例題P169例130例題30【例1】如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器(具有自增功能)，M為主存(受R/信號控制)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。 另外，線上標(biāo)注有控制信號，例如yi表示y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號，未標(biāo)字符的線為直通線，不受控制。 “ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖，假設(shè)該指令的地址已放入PC中。并列出相應(yīng)的微操作控制信號序列。31【例1】如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器【解】 “ADDR2，R0”指令是一條加法指令，參與運(yùn)算的兩個數(shù)放在寄存器R2和R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分。 根據(jù)給定的數(shù)據(jù)通路圖，“ADDR2，R0”指令的詳細(xì)指令周期流程圖如圖所示，圖的右邊部分標(biāo)注了每一個機(jī)器周期中用到的微操作控制信號序列。32325.3時序產(chǎn)生器和控制方式5.3.1時序信號的作用和體制5.3.2時序信號產(chǎn)生器5.3.3控制方式335.3時序產(chǎn)生器和控制方式335.3.1時序信號的作用和體制CPU中有一個時序信號產(chǎn)生器，發(fā)出時序信號機(jī)器一旦被啟動，即CPU開始取指令并執(zhí)行指令時，操作控制器就利用定時脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機(jī)器的動作，給計(jì)算機(jī)各部分提供工作所需的時間標(biāo)志計(jì)算機(jī)的協(xié)調(diào)動作需要時間標(biāo)志，而時間標(biāo)志則是用時序信號來體現(xiàn)的345.3.1時序信號的作用和體制345.3.2時序信號產(chǎn)生器時序信號產(chǎn)生器的功能是用邏輯電路來實(shí)現(xiàn)時序硬布線控制器的時序電路比較復(fù)雜，而微程序控制器的時序電路比較簡單×1．時鐘源×2．環(huán)形脈沖發(fā)生器×3．節(jié)拍脈沖和存儲器讀/寫時序的譯碼×4．啟?？刂七壿?55.3.2時序信號產(chǎn)生器355.3.3控制方式控制不同操作序列時序信號的方法，稱為控制器的控制方式常用的有同步控制、異步控制、聯(lián)合控制三種方式，其實(shí)質(zhì)反映了時序信號的定時方式365.3.3控制方式控制不同操作序列時序信號的方法，稱為控(1)同步控制①定義：②特點(diǎn)：

有明顯時序時間劃分，③優(yōu)缺點(diǎn)：

時序關(guān)系簡單，時序劃分規(guī)整，控制不復(fù)雜；時間安排不合理。④應(yīng)用場合：

用于CPU內(nèi)部、設(shè)備內(nèi)部、系統(tǒng)總線操作

控制邏輯易于集中，便于管理。時鐘周期時間固定，

各步操作的銜接、各部件之間的數(shù)據(jù)傳送受嚴(yán)格同步定時控制。各項(xiàng)操作受統(tǒng)一時序控制。在任何情況下，已定的指令在執(zhí)行時所需的機(jī)器周期數(shù)和時鐘周期數(shù)都固定不變由CPU或其他設(shè)備提供37(1)同步控制①定義：②特點(diǎn)：有明顯時序時間（2）異步控制

各項(xiàng)操作按不同需要安排時間，不受統(tǒng)一時序控制。特點(diǎn)是：每條指令、每個操作控制信號需要多少時間就占用多少時間這意味著每條指令的指令周期可由多少不等的機(jī)器周期數(shù)組成①定義：38（2）異步控制各項(xiàng)操作按不同需要安排時間，不②特點(diǎn)：

無統(tǒng)一時鐘周期劃分，

各操作間的銜接和各部件之間的信息交換采用異步應(yīng)答方式。39②特點(diǎn)：無統(tǒng)一時鐘周期劃分，時間安排緊湊、合理；控制復(fù)雜。③優(yōu)缺點(diǎn)：④應(yīng)用場合：

用于異步總線操作(各掛接部件速度差異大，傳送時間不確定，傳送距離較遠(yuǎn))。40時間安排緊湊、合理；③優(yōu)缺點(diǎn)：④應(yīng)用場合：(3)聯(lián)合控制方式同步控制和異步控制相結(jié)合41(3)聯(lián)合控制方式415.4微程序控制器×5.4.1微命令和微操作×5.4.2微指令和微程序×5.4.3微程序控制器原理框圖×5.4.4微程序舉例×5.4.5CPU周期與微指令周期的關(guān)系×5.4.6機(jī)器指令與微指令的關(guān)系425.4微程序控制器42微程序控制器具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在計(jì)算機(jī)設(shè)計(jì)中逐漸取代了早期采用的硬布線控制器，并已被廣泛地應(yīng)用在計(jì)算機(jī)系統(tǒng)中，微程序設(shè)計(jì)技術(shù)是利用軟件方法來設(shè)計(jì)硬件的一門技術(shù)43微程序控制器具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在微程序控制器的基本思想仿照通常的解題程序的方法，把操作控制信號編成微指令，存放到一個只讀存儲器里當(dāng)機(jī)器運(yùn)行時，一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需要的各種操作控制信號，使相應(yīng)部件執(zhí)行所規(guī)定的操作44微程序控制器的基本思想44微命令和微操作微命令：控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令。微操作：執(zhí)行部件接受微命令后所進(jìn)行的操作。相容性的微操作：是指在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。相斥性的微操作：是指不能在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。45微命令和微操作45微指令周期等于讀出微命令的時間加上執(zhí)行改微指令的時間。為保證整個機(jī)器控制信號的同步，一般將微指令周期的時間設(shè)計(jì)的恰好與CPU周期時間相等。46微指令周期等于讀出微命令的時間加上執(zhí)行改微指令的時間。為保證微指令與微程序一條機(jī)器指令是由若干條微指令組成的序列來實(shí)現(xiàn)的，這個微指令序列通常叫做微程序一條機(jī)器指令對應(yīng)著一個微程序，而微程序的總和便可實(shí)現(xiàn)整個的指令系統(tǒng)47微指令與微程序475.6硬布線控制器1．基本思想×2．指令執(zhí)行流程×3．微操作控制信號的產(chǎn)生485.6硬布線控制器481．基本思想基本思想硬布線控制器是早期設(shè)計(jì)計(jì)算機(jī)的一種方法這種方法是把控制部件看作為產(chǎn)生專門固定時序控制信號的邏輯電路，而此邏輯電路以使用最少元件和取得最高操作速度為設(shè)計(jì)目標(biāo)一旦控制部件構(gòu)成后，除非重新設(shè)計(jì)和物理上對它重新布線，否則要想增加新的控制功能是不可能的這種邏輯電路是一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形邏輯網(wǎng)絡(luò)，故稱之為硬布線控制器491．基本思想基本思想49特點(diǎn)與微程序控制相比，硬布線控制的速度較快，主要取決于邏輯電路的延遲因此，近年來在某些超高速新型計(jì)算機(jī)結(jié)構(gòu)中，又選用了硬布線控制器，或與微程序控制器混合使用50特點(diǎn)505.7流水CPU5.7.1并行處理技術(shù)5.7.2流水CPU的結(jié)構(gòu)5.7.3流水線中的主要問題5.7.4奔騰CPU515.7流水CPU515.7.1并行處理技術(shù)早期的計(jì)算機(jī)采用的是串行處理，計(jì)算機(jī)的各個操作只能串行地完成，即任一時刻只能進(jìn)行一個操作而并行處理則使得以上各個操作能同時進(jìn)行，從而大大提高了計(jì)算機(jī)的速度廣義地講，并行性有著兩種含義：一是同時性，指兩個以上事件在同一時刻發(fā)生二是并發(fā)性，指兩個以上事件在同一時間間隔內(nèi)發(fā)生525.7.1并行處理技術(shù)52計(jì)算機(jī)的并行處理技術(shù)概括起來主要有三種形式：時間并行空間并行時間并行+空間并行53計(jì)算機(jī)的并行處理技術(shù)概括起來主要有三種形式：53時間并行指時間重疊讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件設(shè)備的各個部分，以加快硬件周轉(zhuǎn)而贏得速度時間并行性概念的實(shí)現(xiàn)方式就是采用流水處理部件是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)，能保證計(jì)算機(jī)系統(tǒng)具有較高的性能價格比目前的高性能微型機(jī)幾乎無一例外地使用了流水技術(shù)54時間并行54空間并行指資源重復(fù)以“數(shù)量取勝”為原則來大幅度提高計(jì)算機(jī)的處理速度空間并行技術(shù)主要體現(xiàn)在多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng)55空間并行55時間并行+空間并行指時間重疊和資源重復(fù)的綜合應(yīng)用既采用時間并行性又采用空間并行性，帶來的高速效益是最好的奔騰CPU采用了超標(biāo)量流水技術(shù)，在一個機(jī)器周期中同時執(zhí)行兩條指令，因而既具有時間并行性，又具有空間并行性56時間并行+空間并行565.7.2流水CPU的結(jié)構(gòu)1．流水計(jì)算機(jī)的系統(tǒng)組成2．流水CPU的時空圖3．流水線分類575.7.2流水CPU的結(jié)構(gòu)571．流水計(jì)算機(jī)的系統(tǒng)組成現(xiàn)代流水計(jì)算機(jī)的系統(tǒng)組成原理示意圖P192圖5.33581．流水計(jì)算機(jī)的系統(tǒng)組成58CPU按流水線方式組織，通常由三部分組成：指令部件指令隊(duì)列執(zhí)行部件這三個功能部件可以組成一個3級流水線59CPU按流水線方式組織，通常由三部分組成：59指令部件指令部件本身又構(gòu)成一個流水線，即指令流水線，由取指令、指令譯碼、計(jì)算操作數(shù)地址、取操作數(shù)等幾個過程段組成指令隊(duì)列指令隊(duì)列是一個先進(jìn)先出（FIFO）的寄存器棧，用于存放經(jīng)過譯碼的指令和取來的操作數(shù)，也是由若干個過程段組成的流水線執(zhí)行部件執(zhí)行部件可以具有多個算術(shù)邏輯運(yùn)算部件，這些部件本身又用流水線方式構(gòu)成60指令部件60為了使存儲器的存取時間能與流水線的其他各過程段的速度相匹配，一般都采用多體交叉存儲器6161執(zhí)行段的速度匹配問題通常采用并行的運(yùn)算部件以及部件流水線的工作方式來解決一般采用的方法包括：將執(zhí)行部件分為定點(diǎn)執(zhí)行部件和浮點(diǎn)執(zhí)行部件兩個可并行執(zhí)行的部分，分別處理定點(diǎn)運(yùn)算指令和浮點(diǎn)運(yùn)算指令在浮點(diǎn)執(zhí)行部件中，又有浮點(diǎn)加法部件和浮點(diǎn)乘/除部件，它們也可以同時執(zhí)行不同的指令浮點(diǎn)運(yùn)算部件都以流水線方式工作62執(zhí)行段的速度匹配問題622．流水CPU的時空圖為了實(shí)現(xiàn)流水，首先把輸入的任務(wù)(或過程)分割為一系列子任務(wù)，并使各子任務(wù)能在流水線的各個階段并發(fā)地執(zhí)行當(dāng)任務(wù)連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實(shí)現(xiàn)了子任務(wù)級的并行性632．流水CPU的時空圖63流水計(jì)算機(jī)的時空圖P193圖5.34CAI演示6464圖5.34(a)表示流水CPU中一個指令周期的任務(wù)分解假設(shè)指令周期包含取指令（IF）、指令譯碼（ID）、執(zhí)行運(yùn)算（EX）、結(jié)果寫回（WB）四個子過程（過程段）一個流水線由一系列串聯(lián)的過程段組成各個過程段之間設(shè)有高速緩沖寄存器，以暫時保存上一過程段子任務(wù)處理的結(jié)果在統(tǒng)一的時鐘信號控制下，數(shù)據(jù)從一個過程段流向相鄰的過程段65圖5.34(a)表示流水CPU中一個指令周期的任務(wù)分解65圖5.34(b)表示非流水計(jì)算機(jī)的時空圖上一條指令的四個子過程全部執(zhí)行完畢后才能開始下一條指令每隔4個機(jī)器時鐘周期才有一個輸出結(jié)果66圖5.34(b)表示非流水計(jì)算機(jī)的時空圖66圖5.34(c)表示流水計(jì)算機(jī)的時空圖上一條指令與下一條指令的四個子過程在時間上可以重疊執(zhí)行當(dāng)流水線滿載時，每一個時鐘周期就可以輸出一個結(jié)果67圖5.34(c)表示流水計(jì)算機(jī)的時空圖67圖5.34(d)表示超標(biāo)量流水計(jì)算機(jī)的時空圖一般的流水計(jì)算機(jī)只有一條指令流水線，稱為標(biāo)量流水計(jì)算機(jī)所謂超標(biāo)量流水，是指它具有兩條以上的指令流水線當(dāng)流水線滿載時，每一個時鐘周期可以執(zhí)行2條指令超標(biāo)量流水計(jì)算機(jī)是時間并行技術(shù)和空間并行技術(shù)的綜合應(yīng)用68圖5.34(d)表示超標(biāo)量流水計(jì)算機(jī)的時空圖683．流水線分類一個計(jì)算機(jī)系統(tǒng)可以在不同的并行等級上采用流水線技術(shù)常見的流水線形式：指令流水線算術(shù)流水線處理機(jī)流水線693．流水線分類69指令流水線指指令步驟的并行將指令流的處理過程劃分為取指令、譯碼、取操作數(shù)、執(zhí)行、寫回等幾個并行處理的過程段算術(shù)流水線指運(yùn)算操作步驟的并行處理機(jī)流水線又稱為宏流水線，指程序步驟的并行由一串級聯(lián)的處理機(jī)構(gòu)成流水線的各個過程段，每臺處理機(jī)負(fù)責(zé)某一特定的任務(wù)應(yīng)用在多機(jī)系統(tǒng)中70指令流水線705.7.3流水線中的主要問題要使流水線具有良好的性能，必須使流水線暢通流動，不發(fā)生斷流但由于流水過程中會出現(xiàn)以下三種相關(guān)沖突，實(shí)現(xiàn)流水線的不斷流是困難的1．資源相關(guān)2．?dāng)?shù)據(jù)相關(guān)3．控制相關(guān)715.7.3流水線中的主要問題711．資源相關(guān)所謂資源相關(guān)，是指多條指令進(jìn)入流水線后在同一機(jī)器時鐘周期內(nèi)爭用同一個功能部件所發(fā)生的沖突721．資源相關(guān)722．?dāng)?shù)據(jù)相關(guān)在一個程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)的由于多條指令的重疊處理，當(dāng)后繼指令所需的操作數(shù)，剛好是前一指令的運(yùn)算結(jié)果時，便發(fā)生數(shù)據(jù)相關(guān)沖突732．?dāng)?shù)據(jù)相關(guān)733．控制相關(guān)控制相關(guān)沖突是由轉(zhuǎn)移指令引起的當(dāng)執(zhí)行轉(zhuǎn)移指令時，依據(jù)轉(zhuǎn)移條件的產(chǎn)生結(jié)果，可能為順序取下條指令；也可能轉(zhuǎn)移到新的目標(biāo)地址取指令，從而使流水線發(fā)生斷流743．控制相關(guān)74例題:P195例5【例4】流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后讀（RAW）相關(guān)；讀后寫（WAR）相關(guān)；寫后寫（WAW）相關(guān)。判斷以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。(1)I1:

ADDR1，R2，R3； (R2)+(R3)->R1

I2:

SUBR4，R1，R5； (R1)-(R5)->R4(2)I3:

STAM(x)，R3； (R3)->M(x)，M(x)是存儲器單元

I4:

ADDR3，R4，R5； (R4)+(R5)->R3(3)I5:

MULR3，R1，R2； (R1)×(R2)->R3

I6:

ADDR3，R4，R5； (R4)+(R5)->R3【解】第(1)組指令中，I1指令運(yùn)算結(jié)果應(yīng)先寫入R1，然后在I2指令中讀出R1內(nèi)容。由于I2指令進(jìn)入流水線，變成I2指令在I1指令寫入R1前就讀出R1內(nèi)容，發(fā)生RAW相關(guān)。第(2)組指令中，I3指令應(yīng)先讀出R3內(nèi)容并存入存儲單元M(x)，然后在I4指令中將運(yùn)算結(jié)果寫入R3。但由于I4指令進(jìn)入流水線，變成I4指令在I3指令讀出R3內(nèi)容前就寫入R3，發(fā)生WAR相關(guān)。第(3)組指令中，如果I6指令的加法運(yùn)算完成時間早于I5指令的乘法運(yùn)算時間，變成指令I(lǐng)6在指令I(lǐng)5寫入R3前就寫入R3，導(dǎo)致R3的內(nèi)容錯誤，發(fā)生WAW相關(guān)。75例題:P195例5【例4】流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后5.7.4奔騰CPU1．Pentium的技術(shù)性能×2．奔騰CPU的結(jié)構(gòu)框圖765.7.4奔騰CPU761．Pentium的技術(shù)性能Pentium是Intel公司生產(chǎn)的超標(biāo)量流水處理器CPU內(nèi)部的主要寄存器寬度為32位，故認(rèn)為它是一個32位微處理器，但它通向存儲器的外部數(shù)據(jù)總線寬度為64位CPU外部地址總線寬度是36位，但一般使用32位CPU內(nèi)部分別設(shè)置指令cache和數(shù)據(jù)cache，外部還可接L2cache771．Pentium的技術(shù)性能77CPU采用U、V兩條指令流水線，能在一個時鐘周期內(nèi)發(fā)射兩條簡單的整數(shù)指令，也可發(fā)射一條浮點(diǎn)指令操作控制器采用硬布線控制和微程序控制相結(jié)合的方式。大多數(shù)簡單指令用硬布線控制實(shí)現(xiàn)，在一個時鐘周期內(nèi)執(zhí)行完畢。對微程序?qū)崿F(xiàn)的指令，也在2-3個時鐘周期內(nèi)執(zhí)行完畢Pentium具有非固定長度的指令格式，具有CISC和RlSC兩者的特性，被看成為一個CISC結(jié)構(gòu)的處理器78CPU采用U、V兩條指令流水線，能在一個時鐘周期內(nèi)發(fā)射兩條簡5.8RISCCPU5.8.1RISC機(jī)器的特點(diǎn)×5.8.2RISCCPU實(shí)例795.8RISCCPU795.8.1RISC機(jī)器的特點(diǎn)第一臺RISC（精簡指令系統(tǒng)計(jì)算機(jī)）于1981年在美國加州大學(xué)伯克利分校問世RISC的三個基本要素：一個有限的簡單的指令集CPU配備大量的通用寄存器強(qiáng)調(diào)對指令流水線的優(yōu)化RISC的目標(biāo)決不是簡單的縮減指令系統(tǒng)，而是使處理器的結(jié)構(gòu)更簡單，更合理，具有更高的性能和執(zhí)行效率，并降低處理器的開發(fā)成本805.8.1RISC機(jī)器的特點(diǎn)第一臺RISC（精簡指令系統(tǒng)計(jì)基于三要素的RISC機(jī)器的特征是：使用等長指令尋址方式少且簡單，絕不出現(xiàn)存儲器間接尋址方式只有取數(shù)指令、存數(shù)指令訪問存儲器，絕不出現(xiàn)SS型指令指令數(shù)目一般少于100種控制器多采用硬布線方式，以期更快的執(zhí)行速度平均而言，所有指令的執(zhí)行時間為一個處理時鐘周期指令格式中，用于指派整數(shù)寄存器的個數(shù)不少于32個，用于指派浮點(diǎn)數(shù)寄存器的個數(shù)不少于16個強(qiáng)調(diào)通用寄存器資源的優(yōu)化使用支持指令流水并強(qiáng)調(diào)指令流水的優(yōu)化使用RlSC技術(shù)的復(fù)雜性于它的編譯程序，因此軟件系統(tǒng)開發(fā)時間比CISC機(jī)器長81基于三要素的RISC機(jī)器的特征是：81RISC與CISC的主要特征對比P199表5.6比較內(nèi)容CISCRISC指令系統(tǒng)復(fù)雜、龐大簡單、精簡指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長不固定等長可訪存指令不加限制只有取數(shù)、存數(shù)指令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時間相差很大絕大多數(shù)在一個周期內(nèi)完成優(yōu)化編譯實(shí)現(xiàn)很難較容易程序源代碼長度較短較長控制器實(shí)現(xiàn)方式絕大多數(shù)為微程序控制絕大多數(shù)為硬布線控制軟件系統(tǒng)開發(fā)時間較短較長82RISC與CISC的主要特征對比比較內(nèi)容CISCRISC指令第5章中央處理器5.1CPU的功能和組成5.2指令周期5.3時序產(chǎn)生器和控制方式5.4微程序控制器×5.5微程序設(shè)計(jì)技術(shù)5.6硬連線控制器5.7流水CPU5.8RISCCPU5.9多媒體CPU5.10CPU性能評價

83第5章中央處理器5.1CPU的功能和組成15.1CPU的功能和組成5.1.1CPU的功能5.1.2CPU的基本組成5.1.3CPU中的主要寄存器5.1.4操作控制器與時序產(chǎn)生器845.1CPU的功能和組成25.1.1CPU的功能一旦把程序裝入內(nèi)存儲器，就可以由計(jì)算機(jī)來自動完成取出指令和執(zhí)行指令的任務(wù)專門用來完成此項(xiàng)工作的計(jì)算機(jī)部件稱為中央處理器，通常簡稱CPU855.1.1CPU的功能3CPU具有如下四方面的基本功能：指令控制程序的順序控制，稱為指令控制保證機(jī)器按順序執(zhí)行程序是CPU的首要任務(wù)操作控制CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動作時間控制對各種操作實(shí)施時間上的定時，稱為時間控制數(shù)據(jù)加工數(shù)據(jù)加工就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理完成數(shù)據(jù)的加工處理，是CPU的根本任務(wù)86CPU具有如下四方面的基本功能：45.1.2CPU的基本組成CPU由運(yùn)算器、cache和控制器三大部分組成CPU模型：P128圖5.1875.1.2CPU的基本組成5控制器由程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成完成協(xié)調(diào)和指揮整個計(jì)算機(jī)系統(tǒng)的操作控制器的主要功能有：從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置對指令進(jìn)行譯碼或測試，并產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作指揮并控制CPU、內(nèi)存和輸入/輸出設(shè)備之間數(shù)據(jù)流動的方向88控制器6運(yùn)算器由算術(shù)邏輯單元(ALU)、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成是數(shù)據(jù)加工處理部件運(yùn)算器接受控制器的命令而進(jìn)行動作，是執(zhí)行部件運(yùn)算器有兩個主要功能：執(zhí)行所有的算術(shù)運(yùn)算執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測試89運(yùn)算器75.1.3CPU中的主要寄存器1．?dāng)?shù)據(jù)緩沖寄存器（DR）2．指令寄存器（IR）3．程序計(jì)數(shù)器（PC）4．地址寄存器（AR）5．通用寄存器（R0-R3）6．狀態(tài)條件寄存器（PSW）905.1.3CPU中的主要寄存器8在CPU中至少要有六類寄存器：指令寄存器（IR）程序計(jì)數(shù)器（PC）地址寄存器（AR）數(shù)據(jù)緩沖寄存器（DR）通用寄存器（R0-R3）狀態(tài)條件寄存器（PSW）這些寄存器用來暫存一個計(jì)算機(jī)字根據(jù)需要，可以擴(kuò)充其數(shù)目91在CPU中至少要有六類寄存器：91．?dāng)?shù)據(jù)緩沖寄存器（DR）數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字反之，當(dāng)向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中921．?dāng)?shù)據(jù)緩沖寄存器（DR）102．指令寄存器（IR）指令寄存器用來保存當(dāng)前正在執(zhí)行的一條指令當(dāng)執(zhí)行一條指令時，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至指令寄存器為了執(zhí)行任何給定的指令，必須對操作碼進(jìn)行測試，以便識別所要求的操作，指令譯碼器就是做這項(xiàng)工作的操作碼一經(jīng)譯碼后，即可向操作控制器發(fā)出具體操作的特定信號932．指令寄存器（IR）113．程序計(jì)數(shù)器（PC）通常又稱為指令計(jì)數(shù)器在程序開始執(zhí)行前，PC的內(nèi)容即是從內(nèi)存提取的第一條指令的地址當(dāng)執(zhí)行指令時，CPU將自動修改PC的內(nèi)容，以便使其保持的總是將要執(zhí)行的下一條指令的地址943．程序計(jì)數(shù)器（PC）124．地址寄存器（AR）地址寄存器用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址由于在內(nèi)存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀/寫操作完成為止954．地址寄存器（AR）135．通用寄存器（R0-R3）其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元(ALU)執(zhí)行算術(shù)或邏輯運(yùn)算時，為ALU提供一個工作區(qū)，暫時存放ALU運(yùn)算的結(jié)果信息965．通用寄存器（R0-R3）146．狀態(tài)條件寄存器（PSW）狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容，這些標(biāo)志位通常分別由1位觸發(fā)器保存狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器976．狀態(tài)條件寄存器（PSW）155.1.4操作控制器與時序產(chǎn)生器通常把許多寄存器之間傳送信息的通路稱為數(shù)據(jù)通路在各寄存器之間建立數(shù)據(jù)通路的任務(wù)，是由稱為操作控制器的部件來完成的操作控制器的功能，就是根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制985.1.4操作控制器與時序產(chǎn)生器16根據(jù)設(shè)計(jì)方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時序邏輯與存儲邏輯結(jié)合型三種第一種稱為硬布線控制器，它是采用時序邏輯技術(shù)來實(shí)現(xiàn)的；第二種稱為微程序控制器，它是采用存儲邏輯來實(shí)現(xiàn)的；第三種是前兩種方式的組合99根據(jù)設(shè)計(jì)方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時操作控制器產(chǎn)生的控制信號必須定時，還必須有時序產(chǎn)生器時序產(chǎn)生器的作用，就是對各種操作實(shí)施時間上的控制100185.2指令周期5.2.1指令周期的基本概念×5.2.2CLA指令的指令周期×5.2.3ADD指令的指令周期×5.2.4STA指令的指令周期×5.2.5NOP指令和JMP指令的指令周期5.2.6用方框圖語言表示指令周期1015.2指令周期5.2.1指令周期的基本概念195.2.1指令周期的基本概念取指令-執(zhí)行指令序列CPU從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令……，如此周而復(fù)始，構(gòu)成了一個封閉的循環(huán)除非遇到停機(jī)指令，否則這個循環(huán)將一直繼續(xù)下去其過程如P160圖5.2所示1025.2.1指令周期的基本概念取指令-執(zhí)行指令序列20指令周期CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需的時間通常叫做一個指令周期指令周期是取出并執(zhí)行一條指令的時間各種指令的指令周期是不盡相同的103指令周期21CPU周期指令周期常常用若干個CPU周期數(shù)來表示CPU周期也稱為機(jī)器周期由于CPU內(nèi)部的操作速度較快，而CPU訪問一次內(nèi)存所花的時間較長，因此通常用內(nèi)存讀取一條指令字的最短時間來規(guī)定CPU周期一條指令的取出階段（通常稱為取指）需要一個CPU周期時間104CPU周期22時鐘周期一個CPU周期時間包含有若干個時鐘周期時鐘周期（通常稱為節(jié)拍脈沖或T周期）是處理操作的最基本單位這些時鐘周期的總和則規(guī)定了一個CPU周期的時間寬度105時鐘周期23采用定長CPU周期的指令周期示意圖P160圖5.3106采用定長CPU周期的指令周期示意圖24取出和執(zhí)行任何一條指令所需的最短時間為兩個CPU周期任何一條指令，它的指令周期至少需要兩個CPU周期而復(fù)雜一些的指令周期，則需要更多的CPU周期107取出和執(zhí)行任何一條指令所需的最短時間為兩個CPU周期25五條典型指令組成的一個程序程序：P161表5.1取指和執(zhí)行過程：108五條典型指令組成的一個程序265.2.6用方框圖語言表示指令周期在進(jìn)行計(jì)算機(jī)設(shè)計(jì)時，可采用方框圖語言來表示一條指令的指令周期方框代表一個CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作菱形表示某種判別或測試，不過時間上它依附于緊接它的前面一個方框的CPU周期，而不單獨(dú)占用一個CPU周期1095.2.6用方框圖語言表示指令周期27公操作符號“～”表示一條指令已經(jīng)執(zhí)行完畢，轉(zhuǎn)入公操作所謂公操作，就是一條指令執(zhí)行完畢后，CPU所開始進(jìn)行的一些操作，這些操作主要是CPU對外設(shè)請求的處理如果外圍設(shè)備沒有向CPU請求交換數(shù)據(jù)，那么CPU又轉(zhuǎn)向內(nèi)存取下一條指令110公操作符號“～”28用方框圖語言表示機(jī)器指令周期把前面的五條典型指令加以歸納，用方框圖語言表示指令周期P169圖5.14，CAI演示111用方框圖語言表示機(jī)器指令周期29例題P169例1112例題30【例1】如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器(具有自增功能)，M為主存(受R/信號控制)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。 另外，線上標(biāo)注有控制信號，例如yi表示y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號，未標(biāo)字符的線為直通線，不受控制。 “ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖，假設(shè)該指令的地址已放入PC中。并列出相應(yīng)的微操作控制信號序列。113【例1】如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器【解】 “ADDR2，R0”指令是一條加法指令，參與運(yùn)算的兩個數(shù)放在寄存器R2和R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分。 根據(jù)給定的數(shù)據(jù)通路圖，“ADDR2，R0”指令的詳細(xì)指令周期流程圖如圖所示，圖的右邊部分標(biāo)注了每一個機(jī)器周期中用到的微操作控制信號序列。114325.3時序產(chǎn)生器和控制方式5.3.1時序信號的作用和體制5.3.2時序信號產(chǎn)生器5.3.3控制方式1155.3時序產(chǎn)生器和控制方式335.3.1時序信號的作用和體制CPU中有一個時序信號產(chǎn)生器，發(fā)出時序信號機(jī)器一旦被啟動，即CPU開始取指令并執(zhí)行指令時，操作控制器就利用定時脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機(jī)器的動作，給計(jì)算機(jī)各部分提供工作所需的時間標(biāo)志計(jì)算機(jī)的協(xié)調(diào)動作需要時間標(biāo)志，而時間標(biāo)志則是用時序信號來體現(xiàn)的1165.3.1時序信號的作用和體制345.3.2時序信號產(chǎn)生器時序信號產(chǎn)生器的功能是用邏輯電路來實(shí)現(xiàn)時序硬布線控制器的時序電路比較復(fù)雜，而微程序控制器的時序電路比較簡單×1．時鐘源×2．環(huán)形脈沖發(fā)生器×3．節(jié)拍脈沖和存儲器讀/寫時序的譯碼×4．啟?？刂七壿?175.3.2時序信號產(chǎn)生器355.3.3控制方式控制不同操作序列時序信號的方法，稱為控制器的控制方式常用的有同步控制、異步控制、聯(lián)合控制三種方式，其實(shí)質(zhì)反映了時序信號的定時方式1185.3.3控制方式控制不同操作序列時序信號的方法，稱為控(1)同步控制①定義：②特點(diǎn)：

有明顯時序時間劃分，③優(yōu)缺點(diǎn)：

時序關(guān)系簡單，時序劃分規(guī)整，控制不復(fù)雜；時間安排不合理。④應(yīng)用場合：

用于CPU內(nèi)部、設(shè)備內(nèi)部、系統(tǒng)總線操作

控制邏輯易于集中，便于管理。時鐘周期時間固定，

各步操作的銜接、各部件之間的數(shù)據(jù)傳送受嚴(yán)格同步定時控制。各項(xiàng)操作受統(tǒng)一時序控制。在任何情況下，已定的指令在執(zhí)行時所需的機(jī)器周期數(shù)和時鐘周期數(shù)都固定不變由CPU或其他設(shè)備提供119(1)同步控制①定義：②特點(diǎn)：有明顯時序時間（2）異步控制

各項(xiàng)操作按不同需要安排時間，不受統(tǒng)一時序控制。特點(diǎn)是：每條指令、每個操作控制信號需要多少時間就占用多少時間這意味著每條指令的指令周期可由多少不等的機(jī)器周期數(shù)組成①定義：120（2）異步控制各項(xiàng)操作按不同需要安排時間，不②特點(diǎn)：

無統(tǒng)一時鐘周期劃分，

各操作間的銜接和各部件之間的信息交換采用異步應(yīng)答方式。121②特點(diǎn)：無統(tǒng)一時鐘周期劃分，時間安排緊湊、合理；控制復(fù)雜。③優(yōu)缺點(diǎn)：④應(yīng)用場合：

用于異步總線操作(各掛接部件速度差異大，傳送時間不確定，傳送距離較遠(yuǎn))。122時間安排緊湊、合理；③優(yōu)缺點(diǎn)：④應(yīng)用場合：(3)聯(lián)合控制方式同步控制和異步控制相結(jié)合123(3)聯(lián)合控制方式415.4微程序控制器×5.4.1微命令和微操作×5.4.2微指令和微程序×5.4.3微程序控制器原理框圖×5.4.4微程序舉例×5.4.5CPU周期與微指令周期的關(guān)系×5.4.6機(jī)器指令與微指令的關(guān)系1245.4微程序控制器42微程序控制器具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在計(jì)算機(jī)設(shè)計(jì)中逐漸取代了早期采用的硬布線控制器，并已被廣泛地應(yīng)用在計(jì)算機(jī)系統(tǒng)中，微程序設(shè)計(jì)技術(shù)是利用軟件方法來設(shè)計(jì)硬件的一門技術(shù)125微程序控制器具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在微程序控制器的基本思想仿照通常的解題程序的方法，把操作控制信號編成微指令，存放到一個只讀存儲器里當(dāng)機(jī)器運(yùn)行時，一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需要的各種操作控制信號，使相應(yīng)部件執(zhí)行所規(guī)定的操作126微程序控制器的基本思想44微命令和微操作微命令：控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令。微操作：執(zhí)行部件接受微命令后所進(jìn)行的操作。相容性的微操作：是指在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。相斥性的微操作：是指不能在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。127微命令和微操作45微指令周期等于讀出微命令的時間加上執(zhí)行改微指令的時間。為保證整個機(jī)器控制信號的同步，一般將微指令周期的時間設(shè)計(jì)的恰好與CPU周期時間相等。128微指令周期等于讀出微命令的時間加上執(zhí)行改微指令的時間。為保證微指令與微程序一條機(jī)器指令是由若干條微指令組成的序列來實(shí)現(xiàn)的，這個微指令序列通常叫做微程序一條機(jī)器指令對應(yīng)著一個微程序，而微程序的總和便可實(shí)現(xiàn)整個的指令系統(tǒng)129微指令與微程序475.6硬布線控制器1．基本思想×2．指令執(zhí)行流程×3．微操作控制信號的產(chǎn)生1305.6硬布線控制器481．基本思想基本思想硬布線控制器是早期設(shè)計(jì)計(jì)算機(jī)的一種方法這種方法是把控制部件看作為產(chǎn)生專門固定時序控制信號的邏輯電路，而此邏輯電路以使用最少元件和取得最高操作速度為設(shè)計(jì)目標(biāo)一旦控制部件構(gòu)成后，除非重新設(shè)計(jì)和物理上對它重新布線，否則要想增加新的控制功能是不可能的這種邏輯電路是一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形邏輯網(wǎng)絡(luò)，故稱之為硬布線控制器1311．基本思想基本思想49特點(diǎn)與微程序控制相比，硬布線控制的速度較快，主要取決于邏輯電路的延遲因此，近年來在某些超高速新型計(jì)算機(jī)結(jié)構(gòu)中，又選用了硬布線控制器，或與微程序控制器混合使用132特點(diǎn)505.7流水CPU5.7.1并行處理技術(shù)5.7.2流水CPU的結(jié)構(gòu)5.7.3流水線中的主要問題5.7.4奔騰CPU1335.7流水CPU515.7.1并行處理技術(shù)早期的計(jì)算機(jī)采用的是串行處理，計(jì)算機(jī)的各個操作只能串行地完成，即任一時刻只能進(jìn)行一個操作而并行處理則使得以上各個操作能同時進(jìn)行，從而大大提高了計(jì)算機(jī)的速度廣義地講，并行性有著兩種含義：一是同時性，指兩個以上事件在同一時刻發(fā)生二是并發(fā)性，指兩個以上事件在同一時間間隔內(nèi)發(fā)生1345.7.1并行處理技術(shù)52計(jì)算機(jī)的并行處理技術(shù)概括起來主要有三種形式：時間并行空間并行時間并行+空間并行135計(jì)算機(jī)的并行處理技術(shù)概括起來主要有三種形式：53時間并行指時間重疊讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件設(shè)備的各個部分，以加快硬件周轉(zhuǎn)而贏得速度時間并行性概念的實(shí)現(xiàn)方式就是采用流水處理部件是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)，能保證計(jì)算機(jī)系統(tǒng)具有較高的性能價格比目前的高性能微型機(jī)幾乎無一例外地使用了流水技術(shù)136時間并行54空間并行指資源重復(fù)以“數(shù)量取勝”為原則來大幅度提高計(jì)算機(jī)的處理速度空間并行技術(shù)主要體現(xiàn)在多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng)137空間并行55時間并行+空間并行指時間重疊和資源重復(fù)的綜合應(yīng)用既采用時間并行性又采用空間并行性，帶來的高速效益是最好的奔騰CPU采用了超標(biāo)量流水技術(shù)，在一個機(jī)器周期中同時執(zhí)行兩條指令，因而既具有時間并行性，又具有空間并行性138時間并行+空間并行565.7.2流水CPU的結(jié)構(gòu)1．流水計(jì)算機(jī)的系統(tǒng)組成2．流水CPU的時空圖3．流水線分類1395.7.2流水CPU的結(jié)構(gòu)571．流水計(jì)算機(jī)的系統(tǒng)組成現(xiàn)代流水計(jì)算機(jī)的系統(tǒng)組成原理示意圖P192圖5.331401．流水計(jì)算機(jī)的系統(tǒng)組成58CPU按流水線方式組織，通常由三部分組成：指令部件指令隊(duì)列執(zhí)行部件這三個功能部件可以組成一個3級流水線141CPU按流水線方式組織，通常由三部分組成：59指令部件指令部件本身又構(gòu)成一個流水線，即指令流水線，由取指令、指令譯碼、計(jì)算操作數(shù)地址、取操作數(shù)等幾個過程段組成指令隊(duì)列指令隊(duì)列是一個先進(jìn)先出（FIFO）的寄存器棧，用于存放經(jīng)過譯碼的指令和取來的操作數(shù)，也是由若干個過程段組成的流水線執(zhí)行部件執(zhí)行部件可以具有多個算術(shù)邏輯運(yùn)算部件，這些部件本身又用流水線方式構(gòu)成142指令部件60為了使存儲器的存取時間能與流水線的其他各過程段的速度相匹配，一般都采用多體交叉存儲器14361執(zhí)行段的速度匹配問題通常采用并行的運(yùn)算部件以及部件流水線的工作方式來解決一般采用的方法包括：將執(zhí)行部件分為定點(diǎn)執(zhí)行部件和浮點(diǎn)執(zhí)行部件兩個可并行執(zhí)行的部分，分別處理定點(diǎn)運(yùn)算指令和浮點(diǎn)運(yùn)算指令在浮點(diǎn)執(zhí)行部件中，又有浮點(diǎn)加法部件和浮點(diǎn)乘/除部件，它們也可以同時執(zhí)行不同的指令浮點(diǎn)運(yùn)算部件都以流水線方式工作144執(zhí)行段的速度匹配問題622．流水CPU的時空圖為了實(shí)現(xiàn)流水，首先把輸入的任務(wù)(或過程)分割為一系列子任務(wù)，并使各子任務(wù)能在流水線的各個階段并發(fā)地執(zhí)行當(dāng)任務(wù)連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實(shí)現(xiàn)了子任務(wù)級的并行性1452．流水CPU的時空圖63流水計(jì)算機(jī)的時空圖P193圖5.34CAI演示14664圖5.34(a)表示流水CPU中一個指令周期的任務(wù)分解假設(shè)指令周期包含取指令（IF）、指令譯碼（ID）、執(zhí)行運(yùn)算（EX）、結(jié)果寫回（WB）四個子過程（過程段）一個流水線由一系列串聯(lián)的過程段組成各個過程段之間設(shè)有高速緩沖寄存器，以暫時保存上一過程段子任務(wù)處理的結(jié)果在統(tǒng)一的時鐘信號控制下，數(shù)據(jù)從一個過程段流向相鄰的過程段147圖5.34(a)表示流水CPU中一個指令周期的任務(wù)分解65圖5.34(b)表示非流水計(jì)算機(jī)的時空圖上一條指令的四個子過程全部執(zhí)行完畢后才能開始下一條指令每隔4個機(jī)器時鐘周期才有一個輸出結(jié)果148圖5.34(b)表示非流水計(jì)算機(jī)的時空圖66圖5.34(c)表示流水計(jì)算機(jī)的時空圖上一條指令與下一條指令的四個子過程在時間上可以重疊執(zhí)行當(dāng)流水線滿載時，每一個時鐘周期就可以輸出一個結(jié)果149圖5.34(c)表示流水計(jì)算機(jī)的時空圖67圖5.34(d)表示超標(biāo)量流水計(jì)算機(jī)的時空圖一般的流水計(jì)算機(jī)只有一條指令流水線，稱為標(biāo)量流水計(jì)算機(jī)所謂超標(biāo)量流水，是指它具有兩條以上的指令流水線當(dāng)流水線滿載時，每一個時鐘周期可以執(zhí)行2條指令超標(biāo)量流水計(jì)算機(jī)是時間并行技術(shù)和空間并行技術(shù)的綜合應(yīng)用150圖5.34(d)表示超標(biāo)量流水計(jì)算機(jī)的時空圖683．流水線分類一個計(jì)算機(jī)系統(tǒng)可以在不同的并行等級上采用流水線技術(shù)常見的流水線形式：指令流水線算術(shù)流水線處理機(jī)流水線1513．流水線分類69指令流水線指指令步驟的并行將指令流的處理過程劃分為取指令、譯碼、取操作數(shù)、執(zhí)行、寫回等幾個并行處理的過程段算術(shù)流水線指運(yùn)算操作步驟的并行處理機(jī)流水線又稱為宏流水線，指程序步驟的并行由一串級聯(lián)的處理機(jī)構(gòu)成流水線的各個過程段，每臺處理機(jī)負(fù)責(zé)某一特定的任務(wù)應(yīng)用在多機(jī)系統(tǒng)中152指令流水線705.7.3流水線中的主要問題要使流水線具有良好的性能，必須使流水線暢通流動，不發(fā)生斷流但由于流水過程中會出現(xiàn)以下三種相關(guān)沖突，實(shí)現(xiàn)流水線的不斷流是困難的1．資源相關(guān)2．?dāng)?shù)據(jù)相關(guān)3．控制相關(guān)1535.7.3流水線中的主要問題711．資源相關(guān)所謂資源相關(guān)，是指多條指令進(jìn)入流水線后在同一機(jī)器時鐘周期內(nèi)爭用同一個功能部件所發(fā)生的沖突1541．資源相關(guān)722．?dāng)?shù)據(jù)相關(guān)在一個程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)的由于