兆瓦級(jí)風(fēng)機(jī)安全鏈

=1MW級(jí)風(fēng)機(jī)獨(dú)立安全鏈中基于

FPGA的超速保護(hù)設(shè)計(jì)與實(shí)現(xiàn)=1徐興康朱蘊(yùn)李新育上海電氣自動(dòng)化設(shè)計(jì)研究所有限公司摘要：采用FPGA設(shè)計(jì)并實(shí)現(xiàn)了MW級(jí)風(fēng)機(jī)獨(dú)立安全鏈中純硬件的超速保護(hù)系統(tǒng)。該設(shè)計(jì)是基于Altera公司的ACEX1K芯片。該設(shè)計(jì)已成功應(yīng)用于MW級(jí)風(fēng)機(jī)主控系統(tǒng)中。關(guān)鍵詞：風(fēng)機(jī)FPGA超速FPGABasedDesignandImplementofOverspeedProtectioninMWWindTurbinesIndependentSafetyChainXuXingkangZhuYunLiXinyuXuXingkangZhuYunLiXinyuAbstract:FPGAdesignandimplementationofpurehardwarespeedingoverprotectionsysteminMegawattsindependentsafetyThadesignisbasedonAltera'sACEX1Kchip.Thedesignhasbeenwindturbine’successfullyappliedonMegawattfanmaincontrolsystem.Keywords:windturbineFPGAoverspeed1引言在當(dāng)今能源和環(huán)境問題日益受到關(guān)注的情況下，利用風(fēng)能進(jìn)行發(fā)電日益受到人們的重視。隨著科學(xué)技術(shù)的不斷發(fā)展，風(fēng)力發(fā)電技術(shù)尤其是風(fēng)電控制技術(shù)在世界范圍內(nèi)得到了飛快的發(fā)展，風(fēng)力發(fā)電逐步走上了功率大、重量輕、造價(jià)低、可靠性高的商業(yè)化發(fā)展道路。我國地域遼闊、風(fēng)力資源豐富，充分利用風(fēng)能發(fā)電對(duì)解決我國日趨嚴(yán)重的能源問題和環(huán)境問題十分重要。近年來，我國風(fēng)力發(fā)電已具備一定規(guī)模，到2001年底，已有27座稍具規(guī)模的風(fēng)電場，風(fēng)力發(fā)電總裝機(jī)量達(dá)399.9MW。作為風(fēng)力資源較為豐富的國家，利用風(fēng)能發(fā)電已具備一定規(guī)模。但是，風(fēng)力發(fā)電控制技術(shù)主要是引進(jìn)國外技術(shù)。目前，國內(nèi)已有許多單位開始著手自行開發(fā)和研究風(fēng)電控制技術(shù)。公布的發(fā)明專利有一百多條。由于體制原因，理論算法研究優(yōu)先于實(shí)際開發(fā)，紙上談兵的較多，實(shí)際應(yīng)用的較少，產(chǎn)業(yè)化的更少。護(hù)已成為可能。本文正是應(yīng)用ALTERA公司的然而實(shí)際上，風(fēng)能是一種低密度能源，具有不穩(wěn)定性和隨機(jī)性的特點(diǎn)?？刂萍夹g(shù)是風(fēng)機(jī)安全高效運(yùn)行的關(guān)鍵。在MW級(jí)風(fēng)機(jī)控制運(yùn)行中安全策略優(yōu)先級(jí)要高于控制策略的優(yōu)先級(jí)。因此獨(dú)立可靠的安全鏈系統(tǒng)是每個(gè)MW級(jí)風(fēng)機(jī)主控系統(tǒng)所必需的，而在獨(dú)立安全鏈的每個(gè)環(huán)節(jié)中均采用最簡單可靠的硬件來實(shí)現(xiàn)。任何一臺(tái)大功率風(fēng)機(jī)的控制系統(tǒng)，首先考慮的風(fēng)機(jī)的失效安全保護(hù)，這是風(fēng)機(jī)控制系統(tǒng)設(shè)計(jì)的關(guān)鍵。有些安全環(huán)節(jié)因其本身是開關(guān)量信號(hào)比較容易實(shí)現(xiàn)純硬件鏈路，但還有一些安全環(huán)節(jié)本身是需要精確的模擬量或數(shù)字量信號(hào)，難以用簡單的純硬件鏈路實(shí)現(xiàn)安全鏈控制。超速保護(hù)就是其中一個(gè)重要的安全環(huán)節(jié)。上海電氣自動(dòng)化設(shè)計(jì)研究所有限公司研發(fā)的MW級(jí)大功率風(fēng)機(jī)的控制系統(tǒng)中，獨(dú)立安全鏈?zhǔn)峭耆灾餮邪l(fā)的擁有自主知識(shí)產(chǎn)權(quán)的產(chǎn)品。本篇論文正是闡述了其中的一個(gè)重要安全環(huán)節(jié)超速保護(hù)的設(shè)計(jì)與實(shí)現(xiàn)隨著現(xiàn)場可編程門陣列技術(shù)（FPGA）的飛速發(fā)展，利用FPGA芯片實(shí)現(xiàn)精確的純硬件超速保ACEX1K系列芯片的強(qiáng)大功能，來實(shí)現(xiàn)超速保護(hù)安全控制。2風(fēng)機(jī)安全鏈的特點(diǎn)風(fēng)機(jī)的安全系統(tǒng)是失效-安全控制模式，由于獨(dú)立安全鏈的存在，不會(huì)導(dǎo)致任何葉片向小的槳距角方向變距或?qū)е嘛L(fēng)機(jī)的加速度旋轉(zhuǎn)。風(fēng)機(jī)的安全鏈?zhǔn)且粋€(gè)硬線電路，所有為觸發(fā)緊急停機(jī)1或緊急停機(jī)2的觸點(diǎn)都是串聯(lián)的。安全環(huán)中的觸點(diǎn)有：1） 緊急停機(jī)按鈕1+2在機(jī)艙中；2） 緊急停機(jī)按鈕3在塔底；3） 風(fēng)輪超速保護(hù)開關(guān)；4） 振動(dòng)開關(guān)；5） 變槳距系統(tǒng)的一個(gè)觸點(diǎn)；6） 風(fēng)機(jī)控制器的一個(gè)觸點(diǎn)（觸發(fā)此觸點(diǎn)的錯(cuò)誤被列在錯(cuò)誤列表中）；7） 輔助觸點(diǎn)，電路斷流器/變頻器；8） 解纜＞3圈（機(jī)械觸發(fā)）。如果安全鏈被打斷，則一個(gè)自鎖繼電器被釋放，此繼電器可以被人工復(fù)位，也可以在電網(wǎng)故障后恢復(fù)時(shí)通過脈沖繼電器復(fù)位。但風(fēng)機(jī)安全鏈不能遠(yuǎn)程復(fù)位。不能遠(yuǎn)程復(fù)位。要使EP1K30TC144-3芯片能正常工作，需要如果風(fēng)輪超速保護(hù)開關(guān)的安全環(huán)節(jié)失效，則可能導(dǎo)致風(fēng)機(jī)飛車，造成無可挽回的經(jīng)濟(jì)損失。而風(fēng)輪速度是獨(dú)立安全鏈系統(tǒng)中唯一需要精確測量的參數(shù)，為確保這個(gè)環(huán)節(jié)的可靠有效和必要的靈敏度，純硬件的智能超速保護(hù)產(chǎn)品是非常重要的。由于不能使用依賴于軟件運(yùn)行的智能控制器，只有現(xiàn)場可編程陣列芯片(FPGA)能實(shí)現(xiàn)純硬件的智能超速保護(hù)。3FPGA芯片的特點(diǎn)FPGA近年來在國內(nèi)發(fā)展得非?？欤跃幊谭奖沆`活、集成度高、處理速度快、低功耗、高性價(jià)比、可靠性高等優(yōu)點(diǎn)受到了廣大電子設(shè)計(jì)人員的青睞。特別是在數(shù)字信號(hào)處理領(lǐng)域，現(xiàn)場可編程門陣列(FPGA)得到了廣泛的應(yīng)用。ALTERA公司的ACEX1K系列芯片EP1K30TC144-3具有強(qiáng)大功能，其處理數(shù)據(jù)的速度能達(dá)到ns級(jí)。作為該設(shè)計(jì)系統(tǒng)中的主處理器，可以滿足實(shí)時(shí)性的要求。其規(guī)模相當(dāng)于5萬門陣列，對(duì)應(yīng)的配置芯片為EPC1。芯片最多可用的IO腳102個(gè)，可用RAM總共有24576Bits，最大可用LE個(gè)數(shù)1728。足夠滿足系統(tǒng)設(shè)計(jì)的需要。兩種電源，即VCCINT和VCCIO。VCCINT是提供芯片內(nèi)核工作的電源，必須保持恒定的2.5V直流供電。VCCIO是芯片輸入輸出引腳工作電源，根據(jù)輸入輸出的設(shè)備不同，可以接2.5V、3.3V或5.0V。每個(gè)ACEX1K芯片都具有一個(gè)功能強(qiáng)大的內(nèi)部門陣列，可以用來實(shí)現(xiàn)內(nèi)存和專門的復(fù)雜邏輯功能，也可以用來實(shí)現(xiàn)普通的簡單邏輯的功能。這些邏輯功能的實(shí)現(xiàn)可以用VHDL編程語言或功能框描述來設(shè)計(jì)完成，并且編程燒錄的一次性寫入的配置芯片中運(yùn)行。芯片的每個(gè)I/O引腳兼容TTL標(biāo)準(zhǔn)和CMOS標(biāo)準(zhǔn)，并且有獨(dú)立的配置寄存器，通過此寄存器的設(shè)置，可配置I/O引腳的集電極開路方式，支持信號(hào)電平的轉(zhuǎn)換，便于系統(tǒng)外圍的擴(kuò)展。4超速保護(hù)的FPGA功能塊連接圖1說明了超速保護(hù)的FPGA頂層模塊框圖。報(bào)警設(shè)定頻率為BCD碼輸入，為了將BCD碼轉(zhuǎn)換成二進(jìn)制數(shù)，因此選用乘加模塊altmult_add，該模塊具有三組乘加輸入和一組13位數(shù)據(jù)寬度的輸出。風(fēng)輪輸入的脈沖頻率范

圍較低，在0~99.9Hz之間，因此采用測量輸入脈沖脈寬的方法。選用2個(gè)5位數(shù)據(jù)寬度的比較模塊lpm_compare和1個(gè)5位數(shù)據(jù)寬度的計(jì)數(shù)模塊lpm_counter來確定輸入脈沖脈寬測量的計(jì)數(shù)寬度（以輸入脈沖上升沿為準(zhǔn)）。同時(shí)采用頻率為100kHz的計(jì)數(shù)脈沖通過寬度為23位的計(jì)動(dòng)作選用鎖存觸發(fā)器dff輸出報(bào)警信號(hào)。圖2說明了超速保護(hù)的FPGA時(shí)序圖。九頻率為1MHz晶振提供，進(jìn)行分頻后得100kHz作為計(jì)數(shù)脈沖。人為輸入脈沖，范圍在在0~99.9Hz之間，fpga_out為超速保護(hù)輸出，高電平為輸出報(bào)警狀態(tài)。BH，B，BL為設(shè)定脈沖頻率的BCD碼，N為數(shù)模塊lpm_counter來測量輸入脈寬。為防止誤脈寬采樣的個(gè)數(shù)。圖1FPGA頂層功能框圖圖2FPGA時(shí)序圖5超速保護(hù)安全鏈的實(shí)現(xiàn)原理5.1BCD碼轉(zhuǎn)換二進(jìn)制數(shù)的實(shí)現(xiàn)方法將用BCD碼設(shè)定的報(bào)警頻率0~99.9Hz轉(zhuǎn)換成二進(jìn)制的數(shù)據(jù)，需要進(jìn)行以下運(yùn)算。由于小數(shù)無法表示，所以在開始整個(gè)運(yùn)算前把小數(shù)點(diǎn)向右移一位（即XX.X—>XXX），同時(shí)把所測頻率人也乘以10（即^一>1區(qū)）。BH為設(shè)定頻率的百位，B為設(shè)定頻率的十位，BL為設(shè)定頻率的個(gè)位，因此可得到等式BHX100+BX10+BL，設(shè)該等式的值為￡。如此，需要乘加模塊altmult_add有3組乘加輸入，而固定的輸出數(shù)據(jù)寬度為13位。5.2脈寬測量計(jì)數(shù)寬度的實(shí)現(xiàn)方法超速保護(hù)通過測量輸入風(fēng)輪脈沖的脈寬來確定報(bào)警保護(hù)狀態(tài)，為去除輸入的波動(dòng)，需要測量多個(gè)輸入脈沖的脈寬取平均值。這就要求脈寬測量計(jì)數(shù)器的計(jì)數(shù)寬度可變（N21）。實(shí)現(xiàn)的方法是運(yùn)用1個(gè)計(jì)數(shù)器和2個(gè)比較器完成的。首先用計(jì)數(shù)器對(duì)被測頻率匕進(jìn)行0~15之間的計(jì)數(shù)（N的設(shè)定范圍為1~16），其次利用第一個(gè)比較器把計(jì)數(shù)值與常數(shù)1比較，當(dāng)計(jì)數(shù)值大于1時(shí)比較器的輸出值變高。同時(shí)利用第二個(gè)比較器，把計(jì)數(shù)值與計(jì)數(shù)寬度N值比較，當(dāng)計(jì)數(shù)值小于N值時(shí)，比較器的輸出值為高。最后把這兩個(gè)計(jì)數(shù)器的輸出值相與后所得的即為脈寬測量的計(jì)數(shù)寬度。5.3輸入脈沖寬度的測量輸入脈沖寬度的測量方法是采用數(shù)據(jù)寬度為23位的單向遞增計(jì)數(shù)模塊lpm_counter，計(jì)數(shù)的時(shí)鐘輸入為以(100kHz),計(jì)數(shù)的使能為5.2所述的計(jì)數(shù)寬度，則計(jì)數(shù)值X相當(dāng)于時(shí)輸入脈沖的脈寬。此計(jì)數(shù)值乂通過與設(shè)定的/；計(jì)算值丑匕較，由鎖存觸發(fā)器dff輸出報(bào)警信號(hào)。5.4超速保護(hù)比較的原理假設(shè)輸入脈沖頻率為匕，連續(xù)采樣時(shí)脈沖，測量平均脈寬，當(dāng)測量采用的計(jì)數(shù)頻率為fs，則脈寬采樣計(jì)數(shù)器的計(jì)數(shù)值X為TOC\o"1-5"\h\zX=NxfJfx (1)假設(shè)設(shè)定報(bào)警脈沖頻率為ft(BHx100+Bx10+BL=f))，連續(xù)采樣州個(gè)脈沖，測量平均脈寬，當(dāng)測量采用的計(jì)數(shù)頻率為4，則脈寬報(bào)警計(jì)數(shù)器的計(jì)數(shù)值Y為Y=NxfJft (2)超速保護(hù)的測量誤差主要由式(1)中仗和此造成，如下式：AX=NxAf/f-NxfxAf/f2 (3)sxsxxfs與fx的最大值相比打了10000倍，所以AX的主要成份是AX。如圖3框圖所示。式(1)v式(2)，XVY,則匕＞￡，超速保護(hù)處于報(bào)警狀態(tài)。因此只要計(jì)數(shù)值X小于計(jì)數(shù)值Y，即可指示超速報(bào)警動(dòng)作。在實(shí)際的測試過程中，得到表1。圖3對(duì)比框圖表1測試表

6超速保護(hù)的電路設(shè)計(jì)和線路板制作6.1原理圖原理圖4中，J2為有源晶振，工作電源為.3V,1MHz的頻率是提供給FPGA的工作頻率。J1為FPGA的JTAG口，用來對(duì)FPGA進(jìn)行在線編程，在調(diào)試過程中可以更改參數(shù)；U2為EPC1是FPGA的配置芯片，當(dāng)調(diào)試正確后，可用SUPERPROUSB編程器來對(duì)該配置芯片燒入程序，在現(xiàn)場應(yīng)用。原理圖左下方的兩排電容是為FPGA芯片的去耦電容。FPGA的PIN55設(shè)為輸入采樣時(shí)鐘4，PIN125設(shè)為被測頻輪，設(shè)定PIN21、22、27、28為BCD碼81輸入，設(shè)定PIN17、18、19、20為BCD碼8輸入，設(shè)定PIN8、9、10、12為BCD碼81輸入，設(shè)定PIN29、30、31、32為BCD碼用輸入，設(shè)為PIN38為超速輸出FPGA_OUT。原理圖5中，J1、J2、J3為BCD播盤用來設(shè)定頻率XX.X，J4播盤用來設(shè)定脈寬采樣的個(gè)數(shù)No^了在設(shè)定BCD碼播盤數(shù)值后，其電平輸出與對(duì)應(yīng)的二進(jìn)制碼相符，需要在公共端力口上51Q的電阻上拉，而在另一端接1國的電阻下拉。原理圖中另外設(shè)計(jì)有3個(gè)不同顏色的發(fā)光二極管D1、D2、D3，D1點(diǎn)亮指示被測頻率已經(jīng)超過設(shè)定頻率；D2點(diǎn)亮指示FPGA的配制已經(jīng)成功；D3點(diǎn)亮指示被測量頻率是否輸入。 三=?=!--;=?圖4原理圖a圖5原理圖b原理圖6中，U3、U4為兩片TL10853端穩(wěn)壓電源芯片，通過調(diào)節(jié)調(diào)壓電路中的變阻魅和R8來取得2.5V和3.3V的輸出電壓，用來提供給t^PGA的VCCINT和VCCIO的供電電源。LS1為繼電器JQX-115F,當(dāng)FPGA中的超速輸出FPGA_OUT為高時(shí)，三極管Q1、Q2導(dǎo)通。使得繼電器線包導(dǎo)通，觸電跳動(dòng)，同時(shí)發(fā)光二極管得電發(fā)光。圖6原理圖c6.2線路板的制作為了使該裝置的體積變得更小更緊湊，所以把整個(gè)原理通過其不同的功能分成3個(gè)部分（如圖4~圖6所示），并布成3塊線路板（如圖7~圖12所示）。其中i板中主要是關(guān)于FPGA的配置以及相關(guān)器件；b板是作為該裝置的面板，可用來調(diào)節(jié)設(shè)定頻率、脈沖寬度、接線端子以及3個(gè)指示燈；c板主要作為該裝置的電源供電部分以及繼電器。3塊線路板的尺寸為：a板