實(shí)驗(yàn)六具有DMA控制功能的總線接口實(shí)驗(yàn)

山西大學(xué)計(jì)算機(jī)與信息技術(shù)學(xué)院實(shí)驗(yàn)報(bào)告姓名學(xué)號(hào)專業(yè)班級(jí)2011級(jí)計(jì)算機(jī)科學(xué)與技術(shù)課程名稱計(jì)算機(jī)組成原理課程設(shè)計(jì)實(shí)驗(yàn)日期成績(jī)指導(dǎo)教師批改日期實(shí)驗(yàn)名稱實(shí)驗(yàn)六.具有DMA控制功能的總線接口實(shí)驗(yàn)、實(shí)驗(yàn)?zāi)康模赫莆誅MA控制信號(hào)線的功能和應(yīng)用。掌握在系統(tǒng)總線上設(shè)計(jì)DMA控制信號(hào)線的方法。、實(shí)驗(yàn)內(nèi)容：1、實(shí)驗(yàn)原理：有一類外設(shè)在使用時(shí)需要占用總線，其典型代表是DMA控制機(jī)。在使用這類外設(shè)時(shí)，總線的控制權(quán)要在CPU和外設(shè)之間進(jìn)行切換，這就需要總線具有相應(yīng)的信號(hào)來實(shí)現(xiàn)這種切換，避免總線競(jìng)爭(zhēng)，使CPU和外設(shè)能夠正常工作。下面以DMA操作為例，設(shè)計(jì)相應(yīng)的總線控制信號(hào)線。實(shí)驗(yàn)原理圖如圖6-1所示。進(jìn)行DMA操作時(shí)，外設(shè)向DMAC(DMA控制機(jī))發(fā)出DMA傳送請(qǐng)求，DMAC通過總線上的HOLD信號(hào)向CPU提出DMA請(qǐng)求。CPU在完成當(dāng)前總線周期后對(duì)DMA請(qǐng)求做出響應(yīng)。CPU的響應(yīng)包括兩個(gè)方面，一方面讓出總線控制權(quán)，一方面將有效的HALD信號(hào)加到DMAC上，通知DMAC可以使用總線進(jìn)行數(shù)據(jù)傳輸。此時(shí)DMAC進(jìn)行DMA傳輸，傳輸完成后，停止向CPU發(fā)HOLD信號(hào)，撤消總線請(qǐng)求，交還總線控制權(quán)。CPU在收到無效的HOLD信號(hào)后，一方面使HALD無效，另一方面又重新開始控制總線，實(shí)現(xiàn)正常的運(yùn)行。如圖6-1所示，在每個(gè)機(jī)器周期的T4時(shí)刻根HOLD信號(hào)來判斷是否有DMA請(qǐng)求，如果有，則產(chǎn)生有效的HALD信號(hào)，HALD信號(hào)一方面鎖死CPU的時(shí)鐘信號(hào)，使CPU保持當(dāng)前狀態(tài)，等待DMA操作的結(jié)束。另一方面使控制緩沖、數(shù)據(jù)緩沖、地址緩沖都處于高阻狀態(tài)，隔斷CPU與外總線的聯(lián)系，將外總線交由DMAC控制。當(dāng)DMA操作結(jié)束后，DMAC將HOLD信號(hào)置為無效，DMA控制邏輯在T4時(shí)刻將HALD信號(hào)置為無效，HALD信號(hào)一方面打開CPU的時(shí)鐘信號(hào)，使CPU開始正常運(yùn)行。另一方面把控制緩沖、數(shù)據(jù)緩沖和地址緩沖交由CPU控制，恢復(fù)CPU對(duì)總線的控制權(quán)。在本實(shí)驗(yàn)中，控制緩沖由寫在16V8芯片中的組合邏輯實(shí)現(xiàn)，數(shù)據(jù)緩沖和地址緩沖由數(shù)據(jù)總線和地址總線左側(cè)的74LS245實(shí)現(xiàn)。以存儲(chǔ)器讀信號(hào)為例，體現(xiàn)HALD信號(hào)對(duì)控制總線的控制。首先模擬CPU給出存儲(chǔ)器讀信號(hào)(置WR、RD、IOM分別為0、1、0),當(dāng)HALD信號(hào)無效時(shí)，總線上輸出的存儲(chǔ)器讀信號(hào)XMRD為有效態(tài)“0”當(dāng)HALD信號(hào)有效時(shí)，總線上輸出的存儲(chǔ)器讀信號(hào)XMRD為高阻態(tài)。可以自行設(shè)計(jì)其余的控制信號(hào)驗(yàn)證實(shí)驗(yàn)。2、實(shí)驗(yàn)步驟：按照?qǐng)D6-2實(shí)驗(yàn)接線圖進(jìn)行連線。圖6-2實(shí)驗(yàn)接線圖」（2）具體操作步驟如下：將時(shí)序與操作臺(tái)單元的開關(guān)KK1、KK3置為‘運(yùn)行’檔，開關(guān)KK2置為‘單拍’檔，按動(dòng)CON單元的總清按鈕CLR，將CON單元的WR、RD、IOM分別置為“0“1、0，此時(shí)XMRD為低，相應(yīng)的指示燈E0滅。使用電壓表測(cè)量數(shù)據(jù)總線和地址總線左側(cè)的芯片74LS245的使能控制信號(hào)（第19腳）發(fā)現(xiàn)電壓為低，說明數(shù)據(jù)總線和地址總線與CPU連通。然后將CON單元的K7置為1，連續(xù)按動(dòng)時(shí)序與操作臺(tái)單元的開關(guān)ST，T4時(shí)刻控制總線的指示燈HALD為亮，繼續(xù)按動(dòng)開關(guān)ST，發(fā)現(xiàn)控制總線單元的時(shí)鐘信號(hào)指示燈T1——T4保持不變，說明CPU的時(shí)鐘被鎖死。此時(shí)XMRD為高阻態(tài)，相應(yīng)的指示燈E0亮。使用萬用表測(cè)量數(shù)據(jù)總線和地址總線左側(cè)的芯片74LS245的使能控制信號(hào)（第19腳）發(fā)現(xiàn)電壓為高，說明總線和CPU的連接被阻斷。將CON單元的K7置為0，按動(dòng)時(shí)序與操作臺(tái)單元的開關(guān)ST，當(dāng)時(shí)序信號(hào)走到T4時(shí)刻時(shí)，控制總線的指示燈HALD為滅，繼續(xù)按動(dòng)開關(guān)ST，發(fā)現(xiàn)控制總線單元的時(shí)鐘信號(hào)指示燈T1——T4開始變化，說明CPU的時(shí)鐘被接通。此時(shí)XMRD受CPU控制，恢復(fù)有效為低，相應(yīng)的指示燈E0滅使用萬用表測(cè)量數(shù)據(jù)總線和地址總線左側(cè)的芯片74LS245的使能控制信號(hào)第19腳）發(fā)現(xiàn)電壓為低，說明總線和CPU恢復(fù)連通。3、實(shí)驗(yàn)結(jié)果:步驟一（V）步驟二（V）步驟三（V）74LS245（數(shù)據(jù)總線邊上）-0.264.13-0.2674LS245（地址總線邊上）-0.102.65-0.10三、實(shí)驗(yàn)總結(jié)：1.CPU的響應(yīng)包括兩方面:（1）讓出總線控制權(quán)（2）將有效的HALD信號(hào)加到DMAC上，通知DMAC可以使用總線進(jìn)行數(shù)據(jù)傳輸。CPU在收到無效的HOLD信號(hào)時(shí)，一方面使HALD無效，另一方面，重新開始控制總線，實(shí)現(xiàn)正常運(yùn)行。在每個(gè)機(jī)器周期的T4時(shí)刻根據(jù)，HOLD信號(hào)來判斷是否有DMA請(qǐng)求，如果有，則產(chǎn)生有效的HALD信號(hào)。HALD信號(hào)一方面鎖死CPU的時(shí)鐘信號(hào)，使CPU保持當(dāng)前狀態(tài)，等待DMA操作的結(jié)束。另一方面使控制緩沖、數(shù)據(jù)緩沖、地址緩沖都處于高阻狀態(tài)，隔斷CPU與外總線的聯(lián)系，將外總線交由DMAC控制。4當(dāng)HALD信號(hào)無效時(shí)，總線上輸出的存儲(chǔ)器讀信號(hào)XMRD為有效態(tài)“0”當(dāng)HALD信號(hào)有效時(shí)，總線上輸出的存儲(chǔ)器讀信號(hào)XMRD為高阻態(tài)。5、XMRD為低時(shí)，相應(yīng)的指示燈E0滅。使用電壓表測(cè)量數(shù)據(jù)總線和地址總線左側(cè)的芯片74LS24