VLSI系統(tǒng)導(dǎo)論：第四章 晶體管規(guī)則陣列設(shè)計技術(shù)

第四章晶體管規(guī)則陣列設(shè)計技術(shù)

VLSIC是高度復(fù)雜的集成系統(tǒng)，為保證設(shè)計的正確性并且降低設(shè)計難度，提高設(shè)計效率，避免由于在版圖設(shè)計過程中采用復(fù)雜結(jié)構(gòu)而引入不可靠因素，因此，在VLSI的設(shè)計技術(shù)中大量地采用規(guī)則結(jié)構(gòu)，晶體管規(guī)則陣列設(shè)計技術(shù)就是其中之一。在這個結(jié)構(gòu)中的基本單元就是MOS晶體管或CMOS晶體管對。4.1晶體管陣列及其邏輯設(shè)計應(yīng)用

ROM是最常用的晶體管規(guī)則陣列，它以晶體管的有無來確定存儲的信號是“0”或“1”。4.1.1全NMOS結(jié)構(gòu)ROM

動態(tài)NMOS或非結(jié)構(gòu)ROM4.1.2ROM版圖1.NMOS或非結(jié)構(gòu)ROM版圖

2.NMOS與非結(jié)構(gòu)ROM版圖

例題：按照真值表，用NMOS或非ROM結(jié)構(gòu)電路實(shí)現(xiàn)邏輯。

4.2MOS晶體管開關(guān)邏輯

MOS開關(guān)晶體管邏輯是建立在“傳輸晶體管”或“傳輸門”基礎(chǔ)上的邏輯結(jié)構(gòu)，所以又稱為傳輸晶體管邏輯。信號的傳輸是通過導(dǎo)通的MOS器件，從源傳到漏或從漏傳到源。這時的信號接受端的邏輯值將同時取決于信號的發(fā)送端和MOS器件柵極的邏輯值。

4.2.1開關(guān)邏輯1.多路轉(zhuǎn)換開關(guān)MUX

CMOS結(jié)構(gòu)的MUX帶有提升電路的MUX2.MUX邏輯應(yīng)用

在MUX作為選擇開關(guān)的應(yīng)用時，將B和A當(dāng)作控制信號，而將C0~C3當(dāng)作數(shù)據(jù)信號，如果反過來，仍是這個電路結(jié)構(gòu)，將C0~C3當(dāng)作邏輯功能控制信號，B和A作為邏輯數(shù)據(jù)信號，我們可以得到一個非常有趣地邏輯結(jié)構(gòu)。

4.2.2棒狀圖

4.3PLA及其拓展結(jié)構(gòu)

可編程邏輯陣列PLA也是典型的晶體管規(guī)則陣列結(jié)構(gòu)，它采用兩級ROM形式構(gòu)造電路，其兩級ROM陣列分別為“與平面”和“或平面”，這是源于大多數(shù)邏輯表達(dá)式采用“與-或”結(jié)構(gòu)。它不用譯碼電路而直接將輸入變量的原量和非量送入晶體管陣列。

實(shí)際的PLA結(jié)構(gòu)中，“與平面”并不是由“與門”陣列構(gòu)成，同樣的，“或平面”也不是“或門”陣列，其兩個“平面”的組合是以“或非-或非”或者“與非-與非”，或者其他變形結(jié)構(gòu)的陣列形式出現(xiàn)。

4.3.1“與非-與非”陣列結(jié)構(gòu)4.3.2“或非-或非”陣列結(jié)構(gòu)

當(dāng)用“或非-或非”結(jié)構(gòu)PLA實(shí)現(xiàn)邏輯時必須輸入取反、輸出取反。

4.3.3多級門陣列(MGA)

MGA是在PLA基礎(chǔ)上變化而成的多級門結(jié)構(gòu)，雖然它被稱為門陣列，實(shí)際上它是多級PLA的組合，一個最明顯的標(biāo)志是它對輸入、輸出位置的限制。

因?yàn)樵诿繅KPLA中，“與平面”只能外部輸入，內(nèi)部輸出，“或平面”只能內(nèi)部輸入，外部輸出。

4.4門陣列

門陣列是一種規(guī)則化的版圖結(jié)構(gòu)。門陣列版圖采用行式結(jié)構(gòu)，在單元行內(nèi)規(guī)則的排列著以標(biāo)準(zhǔn)門定義的門單元。嚴(yán)格地講，門陣列不是一個實(shí)現(xiàn)邏輯的電路結(jié)構(gòu)，它是一種版圖形式。

4.4.1門陣列單元

4.4.2整體結(jié)構(gòu)設(shè)計準(zhǔn)則

·電源、地線必須用鋁引線，為了使電源和地線通達(dá)各個單元，它們應(yīng)設(shè)計成叉指形。電源、地線在各單元行的位置、寬度必須一致。對于外部的輸入、輸出單元的電源和地線的設(shè)計采用“回”字型結(jié)構(gòu)，以保證電源和地線能夠通達(dá)到每一個單元?！げ捎么怪辈季€法，即水平方向用鋁線作為各單元間的互連線。垂直方向用多晶硅條或擴(kuò)散條作為穿越單元行的通信以及鋁引線交叉的通道。由于鋁線與多晶硅條或擴(kuò)散條可以互相跨越，因此它們可以共用同一個布線通道?！げ捎谩靶惺浇Y(jié)構(gòu)”，即單元行和布線通道間隔排列，這種間隔便于CAD軟件實(shí)現(xiàn)自動布局布線?！?/p>

用掩模版編程的I/OPAD單元或獨(dú)立的I/O單元位于芯片四周。

4.4.3門陣列在VLSI設(shè)計中的應(yīng)用形式

門陣列是一種規(guī)則陣列形式的版圖，與前面介紹的晶體管規(guī)則陣列所不同的是，在前述的晶體管規(guī)則陣列中，版圖和電路形式是相關(guān)的，運(yùn)用什么樣的版圖必須有配套的電路設(shè)計方法。門陣列版圖對電路設(shè)計沒有嚴(yán)格的要求，可以完全按照人們習(xí)慣的設(shè)計方式構(gòu)造電路，不必考慮邏輯的表達(dá)式應(yīng)是什么形式。門陣列在VLSI設(shè)計中的應(yīng)用有兩類三種主要的應(yīng)用形式：電路的完全實(shí)現(xiàn)形式，包括固定門陣列和優(yōu)化門陣列；電路的局部實(shí)現(xiàn)形式，即在系統(tǒng)中的某一部分電路采用門陣列結(jié)構(gòu)加以實(shí)現(xiàn)。顯然，在第一類中，VLSIC完全采用門陣列技術(shù)實(shí)現(xiàn)設(shè)計，而第二類僅僅在VLSIC中的一部分電路采用了門陣列。1.固定門陣列

固定門陣列采用預(yù)加工技術(shù)，就是說，在工廠里預(yù)先就加工了一些規(guī)格化的門陣列母片，這些母片已完成了主要的工藝流程，母片上已沉積了金屬層。所謂固定就是固定大小、固定結(jié)構(gòu)、固定I/O數(shù)量的門陣列。固定大小就是對某一個預(yù)先制作的母片，它的門數(shù)是固定的，如500門、1000門、5000門，等等。固定結(jié)構(gòu)就是對預(yù)先制作的母片，它的結(jié)構(gòu)，如陣列有幾列、每列有幾行、每行的門數(shù)，行間有多少水平布線道、列間有多少豎直布線道、陣列外圍有多少布線道，等等，都是固定的。固定的I/O數(shù)量是指對預(yù)先制作的母片，它的外圍I/O的數(shù)量、排列方式是固定的，電源、地線的位置也是固定的。

用固定門陣列實(shí)現(xiàn)VLSIC就是在母片的圖形基礎(chǔ)上進(jìn)行電路的安置。由于母片是規(guī)格化的，因此在實(shí)現(xiàn)布線時將會出現(xiàn)多余的單元。這種浪費(fèi)是固定門陣列的一個缺點(diǎn)。固定門陣列的優(yōu)點(diǎn)是設(shè)計制作周期短。

雖然用固定門陣列實(shí)現(xiàn)VLSIC只需設(shè)計金屬掩模版圖，但這個掩模必須嚴(yán)格的與所選的母片相配套。母片的獲取有兩種途徑：一是由CAD軟件提供商推薦半導(dǎo)體公司所生產(chǎn)的，與CAD系統(tǒng)相匹配的母片，二是在有關(guān)半導(dǎo)體公司或廠家定制母片。

特別值得注意的是，購買的母片必須是同一CAD系統(tǒng)設(shè)計的，而且，它們所采用的版圖幾何設(shè)計規(guī)則必須與自己的CAD系統(tǒng)所采用的幾何設(shè)計規(guī)則相一致，否則，所設(shè)計的金屬掩模將不能與母片相匹配。

2.優(yōu)化門陣列

優(yōu)化門陣列是一種不規(guī)則的門陣列結(jié)構(gòu)，所謂不規(guī)則是指它的單元行的寬度可以不完全相同，即每行的單元數(shù)可以有多有少，布線通道的容量可以不完全相同。

3.局部門陣列

所謂局部門陣列就是將集成電路中的一部分用門陣列結(jié)構(gòu)設(shè)計，顯然，它屬于優(yōu)化門陣列范疇。

4.5晶體管規(guī)則陣列設(shè)計技術(shù)應(yīng)用

1.EPLD中的宏單元

EPLD（ErasableProgramableLogicDevices）是目前應(yīng)用最為廣泛的現(xiàn)場編程器件之一。它采用電編寫和電擦除的特殊MOS器件（E2PROM器件）作為晶體管規(guī)則陣列中的單元，實(shí)現(xiàn)現(xiàn)場編程。2.E2