計算機組成原理課件-CPU

第5章中央處理器計算機組成原理第5章中央處理器計算機組成原理計算機組成原理

Slide

2

本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器計算機組成原理Slide2本章主要內(nèi)容CPU的功能和計算機組成原理

Slide

3

5.1CPU的功能和組成CPU的功能CPU的組成CPU中的主要寄存器操作控制器時序產(chǎn)生器計算機組成原理Slide35.1CPU的功能和組成計算機組成原理

Slide

4

CPU的基本功能取出指令并執(zhí)行指令的部件——CPUCPU（CentralProcessingUnit）數(shù)據(jù)加工：算術(shù)/邏輯運算；（ALU

）指令控制：指令執(zhí)行的順序控制;（PC，JMP）操作控制:

產(chǎn)生各種操作信號;（微操作信號）時間控制:

控制操作信號的發(fā)生時間;（時序信號發(fā)生器）包括控制器（CU）和運算器（ALU）計算機組成原理Slide4CPU的基本功能取出指令并計算機組成原理

Slide

5

CPU的組成運算器算術(shù)運算/邏輯運算控制器：指揮計算機各部件按指令要求進行操作的部件

控制取出、解釋和執(zhí)行指令從內(nèi)存中取指，并提供下一條指令地址對指令進行譯碼/測試,產(chǎn)生相應(yīng)的操作控制信號產(chǎn)生執(zhí)行部件的運行所需要的控制信號指揮并控制CPU,內(nèi)存和I/O設(shè)備之間的數(shù)據(jù)傳送存儲器與控制器之間的信息流動——指令流；存儲器與運算器之間的信息流動——數(shù)據(jù)流。中斷控制——對異常情況和外部請求的處理計算機組成原理Slide5CPU的組成運算器計算機組成原理

Slide

6

典型計算機主機框圖

計算機組成原理Slide6典型計算機主機框圖計算機組成原理

Slide

7

CPU中的主要寄存器PC—程序計數(shù)器：ProgramCounterAR—地址寄存器：AddressRegisterDR—數(shù)據(jù)緩沖寄存器：DataRegisterIR—指令寄存器：InstructionRegisterAC—累加寄存器：AccumulateCountPSW—程序狀態(tài)字：ProgramStatusWord計算機組成原理Slide7CPU中的主要寄存器PC—計算機組成原理

Slide

8

控制器基本組成PC(ProgramCounter)---程序計數(shù)器IR(InstructionRegister)---指令寄存器ID(InstructionDecoder)---指令譯碼器OC(OperateController)---操作控制器TG(TimerGenerator)---時序發(fā)生器計算機組成原理Slide8控制器基本組成PC(Pr計算機組成原理

Slide

9

指令譯碼器？對指令進行分段（操作碼、地址碼）譯碼，指出指令的操作方式、尋址方式為操作控制器提供輸入信號計算機組成原理Slide9指令譯碼器？對指令進行分段計算機組成原理

Slide

10

操作控制器？根據(jù)指令操作碼和地址碼、時序信號,產(chǎn)生各種控制信號序列,建立正確的數(shù)據(jù)通路,從而完成取指令和執(zhí)行指令的控制。硬布線控制器(時序邏輯型)(硬件實現(xiàn))微程序控制器(存儲程序型)(軟件實現(xiàn))數(shù)據(jù)通路—執(zhí)行部件間（寄存器）傳送信息的通路。計算機組成原理Slide10操作控制器？根據(jù)指令操作計算機組成原理

Slide

11

時序產(chǎn)生器？產(chǎn)生各種時序信號(電位,脈沖)；對各種操作實施時間上的控制。計算機組成原理Slide11時序產(chǎn)生器？產(chǎn)生各種時序ALU運算器結(jié)構(gòu)PSWAXBXCXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YCLAADD30STA40NOPJMP21…000004…00000620212223243040ALU運算器結(jié)構(gòu)PSWAXBXCXDXDR左路開關(guān)選擇右路開CLAADD30STA40NOPJMP21…000004…00000620212223243040ALUADDAX,BXPSWAX=2BX=4CXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YAX=6CLAADD30STA40NOCLAADD30STA40NOPJMP21…000004…00000620212223243040ALUADDAX,[30]PSWAX=2BX=4CXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YAX=6DR=4CLAADD30STA40NOCLAADD30STA40NOPJMP21…000006…00000420212223243040ALU指令譯碼器000000程序計數(shù)器PCAR地址寄存器ARDR緩沖寄存器DRAC累加器ACIR指令寄存器IR操作控制器OC時序產(chǎn)生器TG執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUSCPU基本結(jié)構(gòu)PSWPSWCPUCLAADD30STA40NO主機基本組成主機基本組成計算機組成原理

Slide

17

本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器計算機組成原理Slide17本章主要內(nèi)容CPU的功能計算機組成原理

Slide

18

5.2指令周期（★★★）指令周期基本概念CLA指令周期ADD指令周期STA指令周期NOP指令周期JMP指令周期計算機組成原理Slide185.2指令周期（★★★計算機組成原理

Slide

19

指令周期基本概念時鐘周期：T,節(jié)拍脈沖CPU周期：機器周期，從內(nèi)存讀出一條指令的最短時間指令周期：從內(nèi)存取一條指令并執(zhí)行該指令所用的時間。由若干個CPU周期組成，一個CPU周期又包含若干個時鐘周期（節(jié)拍脈沖）

T周期T1T2T3T4T1T2T3T4機器周期（取指令）指令周期機器周期（執(zhí)行指令）將指令周期劃分為若干個相對獨立的操作階段。例如：取指令周期（IF），?。ㄔ?、目的）操作數(shù)周期（SOF、DOF），執(zhí)行周期（EXE）等。計算機組成原理Slide19指令周期基本概念時鐘周期計算機組成原理

Slide

20

指令周期基本概念（★★★）

取指令周期取操作數(shù)周期（可無）執(zhí)行周期取指令PC+1執(zhí)行指令開始計算機組成原理Slide20指令周期基本概念（★★★計算機組成原理

Slide

21

典型指令程序：

助記符機器指令地址

CLA250000020ADD30030030021STA40020040022NOP000000023JMP21140021024

┋

┋┋

數(shù)000006030

據(jù)000040031

┋

┋

┋┋和數(shù)040CLAADD30STA40NOPJMP21…000006…00000420212223243040計算機組成原理Slide21典型指令程序：CLAAD計算機組成原理

Slide

22

CLA指令周期取指令PC+1指令譯碼執(zhí)行指令取下條指令PC+1取指令階段執(zhí)行指令階段1個CPU周期1個CPU周期開始將累加器AC清0計算機組成原理Slide22CLA指令周期取指令指DRCLAADD30STA40NOPJMP21…000006…00000420212223243040ALUAC000020ARCLAIR指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000020CLA000000000CLA指令000021+1PC→AR→ABUS→RAM→DBUS→DR→IRPC+1DRCLAADD30STA40計算機組成原理

Slide

24

CLA執(zhí)行過程的操作PC→ARPC+1→PCAR→ABUS→RAM→DBUS→DRDR→IR0→AC計算機組成原理Slide24CLA執(zhí)行過程的操作PC計算機組成原理

Slide

25

ADD指令周期取指令PC+1指令譯碼取操作數(shù)取下條指令PC+1取指令階段1個CPU周期1個CPU周期開始送操作數(shù)地址執(zhí)行指令階段1個CPU周期執(zhí)行加法操作ADD30；(AC)+(30)→AC取操作數(shù)周期計算機組成原理Slide25ADD指令周期取指令指令CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000020ADD30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000021ADD30000000000ADD指令000022+1PC→AR→ABUS→RAM→DBUS→DR→IRPC+1CLACLAADD30STA4CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000021ADD30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000030ADD30000000000ADD指令000022+1000006IR→AR→ABUS→RAM→DBUS→DR→ALUALU→AC006CLACLAADD30STA計算機組成原理

Slide

28

ADD執(zhí)行過程的操作PC→ARPC+1→PCAR→ABUS→RAM→DBUS→DRDR→IR

IR(A)→AR→ABUS→RAM→DBUS→DR→ALUALU→AC[DR+AC→AC]計算機組成原理Slide28ADD執(zhí)行過程的操作PC計算機組成原理

Slide

29

STA指令周期取指令PC+1指令譯碼送操作數(shù)取下條指令PC+1取指令階段1個CPU周期1個CPU周期開始送操作數(shù)地址執(zhí)行指令階段1個CPU周期執(zhí)行寫存操作STA40;（AC）→（40）計算機組成原理Slide29STA指令周期取指令指CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000030ADD30CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000040STA40STA指令000023+1000004000006000006000006IR(A)→AR→ABUSAC→DRDR→DBUS→RAMCLACLAADD30STA計算機組成原理

Slide

31

STA執(zhí)行過程的操作PC→ARPC+1→PCAR→ABUS→RAM→DBUS→DRDR→IR

IR(A)→AR→ABUSAC→DRDR→DBUS→RAM計算機組成原理Slide31STA執(zhí)行過程的操作PC計算機組成原理

Slide

32

NOP指令周期取指令PC+1指令譯碼空操作等待一個周期取下條指令PC+1取指令階段執(zhí)行指令階段1個CPU周期1個CPU周期開始計算機組成原理Slide32NOP指令周期取指令指令計算機組成原理

Slide

33

JMP21指令周期取指令PC+1指令譯碼送轉(zhuǎn)移地址取下條指令PC+1取指令階段執(zhí)行指令階段1個CPU周期1個CPU周期開始計算機組成原理Slide33JMP21指令周期取指CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000025000024JMP21CLA指令譯碼器操作控制器時序產(chǎn)生器程序計數(shù)器PC地址寄存器AR緩沖寄存器DR累加器AC指令寄存器IR執(zhí)行指令控制地址總線ABUS數(shù)據(jù)總線DBUS000021JMP21JMP21指令000021+1000006000006000022IR→PCNextcommandCLACLAADD30STA計算機組成原理

Slide

35

JMP執(zhí)行過程中的操作PC→ARPC+1→PCAR→ABUS→RAM→DBUS→DRDR→IR

IR(A)→PCNextcommand計算機組成原理Slide35JMP執(zhí)行過程中的操作P計算機組成原理

Slide

36

方框圖語言

在進行計算機設(shè)計時，可以采用方框圖語言來表示一條指令的指令周期。方框：代表一個CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作。菱形：通常用來表示某種判別或測試，在時間上它依附于緊接它的前面一個方框的CPU周期，而不單獨占用一個CPU周期。計算機組成原理Slide36方框圖語言在進行計算方框圖表示0→ACIR(A)→ARIR(A)→ARIR(A)→PCAR→RAMAC→DRDR→DBUSCLAADDSTAJMPNOP取指令執(zhí)行指令下一條指令譯碼測試公操作PC→AR→RAM→DBUS→DR→IRPC+1AR→RAMDBUS→DRDR→ALUDR+AC→AC方框圖表示0→ACIR(A)→ARIR(A)→ARIR(A)計算機組成原理

Slide

38

例(1)“ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖，并列出相應(yīng)的微操作控制信號序列，假設(shè)該指令的地址已放入PC中。(2)“SUBR1，R3”指令完成(R3)-(R1)→R3的操作，畫出其指令期流程圖，并列出相應(yīng)的微操作控制信號序列。計算機組成原理Slide38例(1)“ADDR2，計算機組成原理

Slide

39

PC->ARM->DRDR->IRR2->YR0->XR0+R2->R0PC->ARM->DRDR->IRR3->YR1->XR3-R1->R3取指操作取指操作計算機組成原理Slide39PC->ARM->DRD計算機組成原理

Slide

40

公操作一條指令執(zhí)行完后，CPU所進行的一些操作。對外設(shè)請求的處理（中斷，通道）若無外設(shè)請求的處理，CPU則轉(zhuǎn)而取下條指令。由于取指令是每條指令都有的，所以，取指令也是公操作。計算機組成原理Slide40公操作一條指令執(zhí)行完后，計算機組成原理

Slide

41

其他指令LADR0，（80）ADDR0，（81）JO75STA（R1），R0HALT計算機組成原理Slide41其他指令LADR0，主機基本組成主機基本組成取指控制信號PC→ARPC→BUSLDAR取指控制信號PC→ARPC→BUS取指控制信號READMEMAR→ABUSRDLDDR取指控制信號READMEMAR→ABUS取指控制信號DR→BUSLDIRDR→IR取指控制信號DR→BUSDR→IR執(zhí)行指令過程ADDR0，（81）執(zhí)行指令過程ADDR0，（81）執(zhí)行指令過程ADDR0，（81）執(zhí)行指令過程ADDR0，（81）執(zhí)行指令過程LADR0，（80）執(zhí)行指令過程LADR0，（80）執(zhí)行指令過程JO75執(zhí)行指令過程JO75執(zhí)行指令過程STA（R1），R0執(zhí)行指令過程STA（R1），R0計算機組成原理課件-CPUIRIRiPCARR0R1R2R3MDRXGYPCiARiDRiIRoPCoARoRWDRoR0oR0iR3oR3iXiYiA總線B總線ALU+-雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路IRIRiPCARR0R1R2R3MDRXGYPCiARiDIRIRiPCARR0R1R2R3MDRXYPCiARiDRiIRoPCoARoRWDRoR0oR0iR3oR3iXiYiA總線B總線ALU+-執(zhí)行指令GADDR0,R2IRIRiPCARR0R1R2R3MDRXYPCiARiDRIRIRiPCARR0R1R2R3MDRXYPCiARiDRiIRoPCoARoRWDRoR0oR0iR3oR3iXiYiGA總線B總線ALU+-單總線結(jié)構(gòu)機器IRIRiPCARR0R1R2R3MDRXYPCiARiDRIRIRPCARR0R1R2R3MDRXYPCARDRRWR0R3XYA總線+-單總線結(jié)構(gòu)機器操作控制器ALUIRIRPCARR0R1R2R3MDRXYPCARDRRWR取指周期T3周期T4周期T2周期T1執(zhí)行PC→AR譯碼測試M→DRDR→IRR2→YR0→XR0+R2→R0PCo,G,ARiRW=RDRo,G,IRiR2o,G,YiR0o,G,Xi+,G,R0iCPU周期取指周期T3周期T4周期T2周期T1執(zhí)行PC→AR譯碼測試M控制方式

同步控制方式

已定的指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都是固定不變的。異步控制方式：

每條指令或操作控制信號需要多少時間就占用多少時間。聯(lián)合控制方式計算機組成原理

Slide

57

控制方式同步控制方式計算機組成原理Slide57計算機組成原理

Slide

58

本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器計算機組成原理Slide58本章主要內(nèi)容CPU的功能計算機組成原理

Slide

59

指令周期基本概念時鐘周期：T,節(jié)拍脈沖CPU周期：機器周期，從內(nèi)存讀出一條指令的最短時間指令周期：從內(nèi)存取出一條指令并執(zhí)行該指令所用的時間。由若干個CPU周期組成。一個CPU周期又包含若干個時鐘周期（節(jié)拍脈沖）

T周期T1T2T3T4T1T2T3T4機器周期（取指令）指令周期機器周期（執(zhí)行指令）計算機組成原理Slide59指令周期基本概念時鐘周期計算機組成原理

Slide

60

指令周期指令周期是指取指令、分析指令到執(zhí)行完該指令所需的全部時間。指令周期不盡相同：各種指令的操作功能不同，有的簡單，有的復(fù)雜。計算機組成原理Slide60指令周期指令周期是指取計算機組成原理

Slide

61

機器周期

機器周期通常又稱CPU周期，通常把一條指令劃分為若干個機器周期，每個機器周期完成一個基本操作。一般的CPU周期有：取指周期、取數(shù)周期、執(zhí)行周期、中斷周期等。所以有：

指令周期=i機器周期一般情況下，一條指令所需的最短時間為兩個機器周期：取指周期和執(zhí)行周期。計算機組成原理Slide61機器周期機器周期通常又計算機組成原理

Slide

62

節(jié)拍一個機器周期內(nèi)，要完成若干個微操作;有的微操作可以同時執(zhí)行，有的需要按先后次序串行執(zhí)行;把一個機器周期分為若干個相等的時間段，每一個時間段對應(yīng)一個電位信號，稱為節(jié)拍電位信號節(jié)拍的寬度取決于CPU完成一次基本操作的時間，如：CPU完成一次正確的運算；寄存器間的一次傳送等。計算機組成原理Slide62節(jié)拍一個機器周期內(nèi)，要完計算機組成原理

Slide

63

工作脈沖在節(jié)拍中執(zhí)行的有些操作需要同步定時脈沖

如：將穩(wěn)定的運算結(jié)果打入寄存器，又如周期狀態(tài)切換等節(jié)拍內(nèi)設(shè)置一個或幾個工作脈沖，作為各種同步脈沖的來源；工作脈沖的寬度只占節(jié)拍電位寬度的1/n，并處于節(jié)拍的末尾（只要能保證所有觸發(fā)器都可靠、穩(wěn)定地翻轉(zhuǎn)就可以了）多個脈沖的節(jié)拍常見于某些小型計算機中；在只設(shè)置機器周期和時鐘周期的微型機中，一般不再設(shè)置工作脈沖（因為時鐘周期既可以作為電位信號，其前后沿又可以作為脈沖觸發(fā)信號）計算機組成原理Slide63工作脈沖在節(jié)拍中執(zhí)行的有計算機組成原理

Slide

64

附：三級時序CPU周期（機器周期）將指令周期劃分為若干個相對獨立的操作階段，稱為CPU周期。節(jié)拍電位CPU周期包括若干個完成微操作的節(jié)拍電位。節(jié)拍脈沖與節(jié)拍電位相配合完成數(shù)據(jù)加工與傳送。計算機組成原理Slide64附：三級時序CPU周期（計算機組成原理

Slide

65

小型機的三級時序典型機器三級的時序體制說明：FETCH－取指周期W0，W1－節(jié)拍m－工作脈沖m*－預(yù)置脈沖mRC－外設(shè)工作脈沖微型機與小型機不同，常采用兩級時序系統(tǒng)，此時節(jié)拍就是脈沖，被稱之為時鐘周期或T狀態(tài)，為計時最小單位。W0FETCHmRCW1m*m計算機組成原理Slide65小型機的三級時序典型機器計算機組成原理

Slide

66

時序發(fā)生器-1時序信號的作用和體制作用：為計算機各部分的協(xié)調(diào)工作提供時序標(biāo)志。體制:電位-脈沖制

QQCPD計算機組成原理Slide66時序發(fā)生器-1時序信號計算機組成原理

Slide

67

電位-脈沖制電位-脈沖制是時序信號最基本的體制。當(dāng)實現(xiàn)寄存器之間的數(shù)據(jù)傳送時，數(shù)據(jù)必須以電位形式加在觸發(fā)器的數(shù)據(jù)輸入端，而數(shù)據(jù)輸入的控制信號可選用脈沖。數(shù)據(jù)必須先送到觸發(fā)器的數(shù)據(jù)輸入端，并且表示數(shù)據(jù)的電位一定要保持在控制脈沖的作用下被觸發(fā)器記憶為止，這段時間較長，所以數(shù)據(jù)需要用電位表示。而輸入脈沖的時間寬度只需要保證數(shù)據(jù)從觸發(fā)器的輸入端穩(wěn)定在輸出端的時間。計算機組成原理Slide67電位-脈沖制電位-脈沖制計算機組成原理

Slide

68

時序發(fā)生器-2三級時序系統(tǒng)的組成

CPU周期信號發(fā)生器三級時序系統(tǒng)組成框圖取指周期晶振S啟動取數(shù)周期執(zhí)行周期節(jié)拍周期信號發(fā)生器T1T2Tn…節(jié)拍脈沖信號發(fā)生器P1P2PnRQ停止…計算機組成原理Slide68時序發(fā)生器-2三級時序系計算機組成原理

Slide

69

CPU周期信號發(fā)生器：產(chǎn)生CPU周期信號。*通常，機器運行期間，任一個時刻僅處于一個CPU周期狀態(tài)。節(jié)拍周期信號發(fā)生器：產(chǎn)生節(jié)拍電位T1—T4。*在定長CPU周期中，每個CPU周期含有相同的節(jié)拍電位數(shù)

節(jié)拍脈沖信號發(fā)生器：產(chǎn)生節(jié)拍脈沖信號P1—P4.*節(jié)拍電位和節(jié)拍脈沖時間關(guān)系固定。下圖中，每個節(jié)拍電位包含一個脈沖。時間利用率高，控制較復(fù)雜計算機組成原理Slide69CPU周期信號發(fā)生器：產(chǎn)計算機組成原理

Slide

70

時序產(chǎn)生器時鐘脈沖計算機組成原理Slide70時序產(chǎn)生器時鐘脈沖計算機組成原理

Slide

71

時序發(fā)生器-3組成與原理

啟?？刂七壿?/p>

啟動

節(jié)拍脈沖和讀/寫時序產(chǎn)生邏輯

脈沖發(fā)生器

時鐘源

停機

RD￠

WE￠

T1

T2

T3

T4

RD

WE

RD0

WE0

T1

0

T2

0

T3

0

T4

0

計算機組成原理Slide71時序發(fā)生器-3組成與原計算機組成原理

Slide

72

時鐘源為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號；通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成假定此時時鐘源輸出50MHz（脈沖周期20ns）的時鐘信號。計算機組成原理Slide72時鐘源為環(huán)形脈沖發(fā)生器提計算機組成原理

Slide

73

環(huán)形脈沖發(fā)生器產(chǎn)生一組有序的間隔相等或不等的脈沖序列，通常采用循環(huán)移位寄存器形式。由循環(huán)移位寄存器和譯碼器組成。計算機組成原理Slide73環(huán)形脈沖發(fā)生器產(chǎn)生一組有計算機組成原理

Slide

74

環(huán)形脈沖發(fā)生器與譯碼邏輯&

脈沖時鐘源

RD￠

T4

0

T1

0

RD0

T2

0

T3

0

WE0

WE￠

R

＋5VSCLR&

&

&

&

&

Q

D

Q

C1

3

2

Q

D

Q

C4

Q

D

Q

C3

1

ff

Q

D

Q

C2

f計算機組成原理Slide74環(huán)形脈沖發(fā)生器與譯碼邏輯計算機組成原理

Slide

75

電路說明4個觸發(fā)器輸入輸出串聯(lián)構(gòu)成循環(huán)移位電路D觸發(fā)器R/S端分別為Reset和SetC1C2C3時鐘信號為上跳沿C4時鐘信號為下跳沿計算機組成原理Slide75電路說明4個觸發(fā)器輸入輸計算機組成原理

Slide

76

循環(huán)移位寄存器工作過程：總清信號CLR*使C4置1，打開與非門3。Φ1上升邊經(jīng)與非門3反相將C1—C3清“0”。Φ1*上升邊使C4打入0，關(guān)閉與非門3。Φ2*的下降邊即Φ2的上升邊使C1—C3打入100。同理Φ3—Φ4使C1—C3打入110和111。當(dāng)C3=1時，Φ4*使C4=1，Φ5又使C1—C3清0。在Φ6時又重復(fù)Φ2開始的過程。計算機組成原理Slide76循環(huán)移位寄存器工作過程：脈沖時鐘源

R

＋5VSCLRQ

D

Q

C1

3

2

Q

D

Q

C4

Q

D

Q

C3

1

f

f

Q

D

Q

C2

0001上跳沿1111下跳沿1110上跳沿0110上跳沿0010上跳沿0000下跳沿0001CLR上跳沿C3C2C1C4ФffC4只有在下降延變化，C1-3只有在上升沿變化C4為0時與門2通，3不通；否則，相反2通時，C1-3狀態(tài)遷移脈沖時鐘源R＋5VSCLRQDQC132Q計算機組成原理

Slide

78

節(jié)拍脈沖和讀/寫時序的譯碼假設(shè)一個CPU周期中包括4個等間隔的節(jié)拍信號T10—T40節(jié)拍譯碼邏輯：

T10=C1·C2，T20=C2·C3T30=C3，T40=C1

機器運行時，由T10—T40產(chǎn)生T1—T4。計算機組成原理Slide78節(jié)拍脈沖和讀/寫時序的譯計算機組成原理

Slide

79

節(jié)拍脈沖和讀/寫時序的譯碼假設(shè)一個節(jié)拍含一個節(jié)拍脈沖節(jié)拍脈沖譯碼邏輯：

P1=T1·φ，P2=T2·φ，

P3=T3·φ，P4=T4·φ，

計算機組成原理Slide79節(jié)拍脈沖和讀/寫時序的譯計算機組成原理課件-CPU時鐘源頻率50MHz，周期T=20ns，脈沖寬度為10ns。

12345678910ΦΦC4C1C2C3T4T3T2T1CPU周期CPU周期與節(jié)拍電位的關(guān)系圖時鐘源頻率50MHz，周期T=20ns，脈沖寬度為10ns。計算機組成原理

Slide

82

啟?？刂七壿媶⑼？刂七壿嬘脕砜刂圃脊?jié)拍脈沖T10~T40的輸出，產(chǎn)生CPU工作所需的節(jié)拍脈沖T1~T4。同理，對讀/寫時序邏輯也要加以控制。

計算機組成原理Slide82啟?？刂七壿媶⑼？刂七壿嬘嬎銠C組成原理

Slide

83

對啟停電路的要求計算機的啟動和停機是隨機的，要求計算機啟動時，一定要從第一個節(jié)拍脈沖的前沿開始工作；在停機時，一定要在第四個節(jié)拍脈沖后沿結(jié)束后關(guān)閉時序產(chǎn)生器；要求第一個脈沖和最末一個脈沖是完整的脈沖。計算機組成原理Slide83對啟停電路的要求計算機的計算機組成原理

Slide

84

啟?？刂七壿?/p>

T1

Q

D

Cr

Q

R

啟動

停機

CLR

&

T4&

T4

0

T1

0

RD

&

RD0

T3&

T3

0

WE

&

WE0

T2

&

T2

0

T4

0

&

&

運行標(biāo)志觸發(fā)器CrRS觸發(fā)器計算機組成原理Slide84啟?？刂七壿婽1Q計算機組成原理

Slide

85

啟停電路說明運行標(biāo)志觸發(fā)器CrCr=0—封鎖原始信號Cr=1—使上述原始信號變?yōu)镃PU所需的時序信號總清信號CLR*使Cr=0啟動：啟動信號為低電平時，在T40*的后沿把Cr打入1；停機：停機信號為低電平時，在T40*的后沿把Cr打入0。計算機組成原理Slide85啟停電路說明運行標(biāo)志觸發(fā)LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指執(zhí)行CPU周期時序圖狀態(tài)周期電位節(jié)拍電位節(jié)拍脈沖ΦT1T2T3T4CPU周期取指執(zhí)行CPU周期時序圖狀態(tài)周期LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指CPU周期狀態(tài)周期電位節(jié)拍電位節(jié)拍脈沖LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指CPU周期狀態(tài)周期電位節(jié)拍電LDARRDMLDDRLDIRPC+1ΦT2T3T4CPU周期取指T1CPU周期狀態(tài)周期電位節(jié)拍電位節(jié)拍脈沖LDARLDAR’=lDAR*T1RD’=RD*T2ΦT2T3T4CPU周期取指T1CPU周期狀態(tài)周期電位節(jié)拍電LDARRDMLDDRLDIRPC+1ΦCPU周期取指CPU周期狀態(tài)周期電位節(jié)拍脈沖LDARRDMLDDRLDIRPC+1LDAR’RD’LDDR’LDIR’ΦCPU周期取指CPU周期狀態(tài)周期電位節(jié)拍脈沖LDARRD計算機組成原理

Slide

90

控制器基本控制方式控制方式：形成控制不同操作序列的時序信號的方法三種基本控制方式：同步控制方式異步控制方式聯(lián)合控制方式計算機組成原理Slide90控制器基本控制方式控制計算機組成原理

Slide

91

同步控制方式每一步操作均由統(tǒng)一的時序信號來控制特點：具有統(tǒng)一的時鐘信號對指令周期的控制：定長指令周期不定長指令周期、定長CPU周期變長CPU周期、定長節(jié)拍電位含義：每條指令含有相同的CPU周期數(shù)，每個CPU周期含有相同的節(jié)拍電位。特點：時序簡單，但時間利用率低含義：按指令需要確定CPU周期，但每個CPU周期時間相同。特點：時間利用率較高

含義：指令周期和CPU周期不固定，但CPU周期含有的節(jié)拍電位按需要確定

特點：時間利用率高，但控制電路復(fù)雜

計算機組成原理Slide91同步控制方式每一步操作計算機組成原理

Slide

92

異步控制方式按實際需要確定每條指令，每個操作所需要的時間，稱為異步控制方式。做法：由前一微操作執(zhí)行完畢時產(chǎn)生的“結(jié)束”信號作為下一微操作的“起始”信號。特點：時間利用率高，但控制結(jié)構(gòu)復(fù)雜，用器件多。計算機組成原理Slide92異步控制方式按實際需要計算機組成原理

Slide

93

聯(lián)合控制方式是同步和異步控制方式的結(jié)合。將各種指令可公共起來的微操作安排在固定的周期、節(jié)拍中，對難以公共的微操作信號，則以執(zhí)行部件的“回答”信號作為本次操作的結(jié)束，部分統(tǒng)一，部分區(qū)別對待。計算機組成原理Slide93聯(lián)合控制方式是同步和異計算機組成原理

Slide

94

本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器計算機組成原理Slide94本章主要內(nèi)容CPU的功能計算機組成原理

Slide

95

硬布線控制器Hardwiredcontrol-基本原理由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形網(wǎng)絡(luò)，用以產(chǎn)生執(zhí)行指令的一系列微操作信號；組成器件：門電路，觸發(fā)器將控制器看成產(chǎn)生固定時序控制信號的邏輯電路輸入信號：指令系統(tǒng)，時序信號，反饋信號輸出信號：計算機所需要的所有的控制信號設(shè)計目標(biāo)：用最少的元件，取得最高速度。理論基礎(chǔ)：布爾代數(shù)。計算機組成原理Slide95硬布線控制器Hardwi計算機組成原理

Slide

96

硬布線控制器(組合邏輯控制器)組合邏輯線路指令譯碼器節(jié)拍電位/脈沖發(fā)生器微操作控制信號指令寄存器IR結(jié)果反饋信息M1MiT1TkI1ImC1CnB1Bj啟動/停止時鐘/復(fù)位計算機組成原理Slide96硬布線控制器(組合邏輯控計算機組成原理

Slide

97

組合邏輯線路的輸入信號指令譯碼器的輸出:Im

不同指令操作碼和尋址方式?jīng)Q定應(yīng)執(zhí)行的微操作。時序產(chǎn)生器輸出的節(jié)拍電位/節(jié)拍脈沖:Mi，Tk

使微操作信號按時序要求產(chǎn)生。結(jié)果的反饋信息:Bj

條件碼（如N、V、C、Z等）影響指令，不同狀態(tài)條件而產(chǎn)生不同的執(zhí)行結(jié)果，即需不同的微操作信號。計算機組成原理Slide97組合邏輯線路的輸入信號指0→ACIR→ARIR→ARIR→PCPC→ARRDDBUS→DRDR→ALUDR+AC→ACRDAC→DRDR→DBUSCLAADDLDAJMPNOP取指令公操作啟動M1M2M3LDART1RDT2LDDRT3LDIRT4PC→AR→RAM→DBUS→DR→IRPC+10→ACIR→ARIR→ARIR→PCRDRDCLAADDL計算機組成原理

Slide

99

組合邏輯線路的輸出信號微操作控制信號的函數(shù)表達式：

C=?(Im·Mi·Tk·Bj)

例：讀主存信號C3------

(RD)

取指令在M1被激活或LDAADDANDM3

C3=M1+M3（LDA+ADD+AND）

C3=T2M1+T1M3（LDA+ADD+AND）想想全加器的設(shè)計？計算機組成原理Slide99組合邏輯線路的輸出信號微計算機組成原理

Slide

100

硬布線控制器基本原理微操作控制信號的函數(shù)表達式：

計算機組成原理Slide100硬布線控制器基本原理微計算機組成原理

Slide

101

組合邏輯控制器的設(shè)計步驟根據(jù)CPU的結(jié)構(gòu),畫出所有指令操作流程圖；找出產(chǎn)生同一微操作控制信號的條件編排指令操作時間表；即把指令操作流程圖中的微操作落實到不同的CPU周期和節(jié)拍中。綜合、化簡微操作邏輯式，并畫出邏輯控制電路 寫出各微操作控制信號的布爾表達式； 化簡各表達式； 利用電路或門陣列實現(xiàn)計算機組成原理Slide101組合邏輯控制器的設(shè)計步計算機組成原理

Slide

102

硬布線控制器特點組成的網(wǎng)絡(luò)復(fù)雜；無規(guī)則；設(shè)計和調(diào)試困難；不可改變指令系統(tǒng)和指令功能適用于VLSI速度快計算機組成原理Slide102硬布線控制器特點組成的計算機組成原理

Slide

103

本章主要內(nèi)容CPU的功能和組成控制器控制原理指令周期（★★★）時序產(chǎn)生器和控制方式硬布線控制器微程序控制器（★★★）流水線處理器計算機組成原理Slide103本章主要內(nèi)容CPU的功計算機組成原理

Slide

104

微程序控制器的基本原理指令執(zhí)行的階段性：取指令，分析指令，執(zhí)行指令等；將所需微操作信號以二進制編碼形式存入存儲器；按序依次讀出執(zhí)行，即可實現(xiàn)指令的功能。計算機組成原理Slide104微程序控制器的基本原理計算機組成原理

Slide

105

基本概念—微命令和微操作

控制部件與執(zhí)行部件二者通過控制線，反饋線聯(lián)系微命令

控制部件（如CU）通過控制線向執(zhí)行部件（如ALU、M、GRS等）發(fā)出的各種控制命令.

微操作執(zhí)行部件接受微命令后進行的操作。計算機組成原理Slide105基本概念—微命令和微操計算機組成原理

Slide

106

基本概念—微命令和微操作打開或者關(guān)閉控制門的控制信號為微命令微命令是控制信號最小，最基本的單位微命令帶來的執(zhí)行部件的動作稱為微操作互斥性微命令：

不能同時實現(xiàn)的微命令,例如：+、-、M

相容性微命令可能同時出現(xiàn)的微命令

計算機組成原理Slide106基本概念—微命令和微操計算機組成原理

Slide

107

基本概念—微指令和微程序微指令——在一個CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合。微程序——由若干條微指令組成的、用以實現(xiàn)指令功能的程序計算機組成原理Slide107基本概念—微指令和微程計算機組成原理

Slide

108

微指令的基本格式操作控制字段用于產(chǎn)生微命令。順序控制字段用于確定下一條微指令地址。P字段下址字段操作控制順序控制……計算機組成原理Slide108微指令的基本格式P字計算機組成原理

Slide

109

微指令基本格式舉例

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE￠

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD￠

LDAR

LDDR

P1

控制字段

順序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

計算機組成原理Slide109微指令基本格式舉例1計算機組成原理

Slide

110

微程序控制概念microprogrammingcontrol一條指令的處理包含許多微操作序列這些操作可以歸結(jié)為信息傳遞、運算將這些操作所需要的控制信號以多條微指令表示執(zhí)行一條微指令就給出一組微操作控制信號執(zhí)行一條指令也就是執(zhí)行一段由多條微指令組成的微程序計算機組成原理Slide110微程序控制概念micr計算機組成原理

Slide

111

微指令基本格式

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE￠

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD￠

LDAR

LDDR

P1

控制字段

順序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

計算機組成原理Slide111微指令基本格式12計算機組成原理

Slide

112

微程序控制概念將指令系統(tǒng)功能實現(xiàn)所需的控制信號以微指令為單位存儲。微指令中的每一位對應(yīng)一根控制信號線每條指令對應(yīng)一段微程序微程序由若干條微指令構(gòu)成機器執(zhí)行指令時逐條取出微指令執(zhí)行，使得相應(yīng)部件執(zhí)行規(guī)定的操作，執(zhí)行完微程序，也就給出了該指令所需要的全部控制信號，從而完成一條指令的執(zhí)行。計算機組成原理Slide112微程序控制概念將指令系計算機組成原理

Slide

113

微指令與微程序計算機組成原理Slide113微指令與微程序ALU運算器結(jié)構(gòu)PSWAXBXCXDXDR左路開關(guān)選擇右路開關(guān)選擇數(shù)據(jù)總線DBUS移位器操作數(shù)X操作數(shù)YCLAADD30STA40NOPJMP21…000004…00000620212223243040ALU運算器結(jié)構(gòu)PSWAXBXCXDXDR左路開關(guān)選擇右路開ALU簡單運算器數(shù)據(jù)通路圖Cy操作數(shù)X操作數(shù)Y左路開關(guān)選擇R1R2R3DR123468579-M+ALU簡單運算器數(shù)據(jù)通路圖Cy操作數(shù)X操作數(shù)Y左路開關(guān)選擇R微命令1：LDR12：LDR23：LDR34：R1→X5：R1→Y6：R2→X7：R2→Y8：DR→X9：R3→YALUCy操作數(shù)X操作數(shù)YR1R2R3DR123468975-M+微命令1：LDR1ALUCy操作數(shù)X操作數(shù)YR1R2R3微命令10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+1ALUCy操作數(shù)X操作數(shù)YR1R2R3DR123468579-M+微命令10：+ALUCy操作數(shù)X操作數(shù)YR1R2R3DR1計算機組成原理

Slide

118

所有的微命令1：LDR12：LDR23：LDR34：R1→X5：R1→Y6：R2→X7：R2→Y8：DR→X9：R3→Y10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+1計算機組成原理Slide118所有的微命令1：LD計算機組成原理

Slide

119

微指令格式.1234567891011121314151617181920212223操作控制順序控制LDR1LDR2LDR3R1→XR1→YR2→XR2→YDR→XR3→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址計算機組成原理Slide119微指令格式.12345計算機組成原理

Slide

120

微指令格式…操作控制字段操作控制字段直接給出多種微操作的控制信號順序控制字段用于控制微程序的執(zhí)行順序包括判斷邏輯字段(P)和直接地址字段直接地址字段存放下一條微指令的地址判斷邏輯非零，則按約定好的規(guī)則，根據(jù)狀態(tài)修正直接地址字段，從而得到下一條微指令的地址計算機組成原理Slide120微指令格式…操作控制字計算機組成原理

Slide

121

微指令基本格式

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE￠

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD￠

LDAR

LDDR

P1

控制字段

順序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

計算機組成原理Slide121微指令基本格式12計算機組成原理

Slide

122

控制字段測試字段下址字段

微指令周期執(zhí)行一條微指令和取出下一條微指令所用的時間，稱為微周期。計算機組成原理Slide122控制字段測試字段下址字計算機組成原理

Slide

123

取第i條(a)串行執(zhí)行方式第i微指令周期執(zhí)行第i條取第i+1條執(zhí)行第i+1條第i+1微指令周期取第i條(b)并行執(zhí)行方式第i微指令周期執(zhí)行第i條取第i+2條執(zhí)行第i+2條第i+1微指令周期取第i+1條執(zhí)行第i+1條第i+2微指令周期第i+3微指令周期計算機組成原理Slide123取第i條(a)串行執(zhí)計算機組成原理

Slide

124

微程序控制器組成原理框圖控制存儲器地址譯碼微地址寄存器OP地址轉(zhuǎn)移邏輯P字段控制字段微命令信號微命令寄存器指令寄存器IR狀態(tài)條件AR

IR

計算機組成原理Slide124微程序控制器組成原理框計算機組成原理

Slide

125

微程序控制器的框圖說明…控制儲存器CM

存放實現(xiàn)機器指令系統(tǒng)功能的微程序，由高速ROM構(gòu)成。*①CM的字長就是微指令字長；②CM是控制器的一部分,位于CPU中；③高速可靠,讀出周期短。微指令寄存器MIR

寄存現(xiàn)行微指令。地址轉(zhuǎn)移邏輯按要求修改形成下一條微指令的地址。微地址寄存器μAR

寄存訪問CM的微指令地址。計算機組成原理Slide125微程序控制器的框圖說明計算機組成原理

Slide

126

取指令微程序取指令取指令的微指令(簡稱取指微指令)地址送μAR，并自動啟動控制存儲器進行讀操作，將讀出的微指令送IR，執(zhí)行微指令,讀取指令到IR計算機組成原理Slide126取指令微程序取指令計算機組成原理

Slide

127

執(zhí)行指令微程序執(zhí)行指令：根據(jù)IR中指令的功能，產(chǎn)生該指令微程序入口地址，微程序入口地址送入AR，讀CS，讀出的微指令送IR、(下址字段送AR)，控制字段的微命令控制完成一組微操作同時由微地址產(chǎn)生邏輯或微指令下址字段形成下條微指令地址，按取微指令，執(zhí)行微指令過程重復(fù)執(zhí)行完微程序?qū)崿F(xiàn)指令的功能計算機組成原理Slide127執(zhí)行指令微程序執(zhí)行指令計算機組成原理

Slide

128

執(zhí)行指令微程序…采用微程序控制的計算機的工作過程是執(zhí)行微指令序列的過程。微指令控制了取指令操作，多條微指令實現(xiàn)了指令的功能。而微指令中的微命令使執(zhí)行部件完成微操作，計算機的工作過程是執(zhí)行程序的過程，微觀看，是執(zhí)行指令的過程，再微觀一點看，是執(zhí)行部件進行微操作的過程計算機組成原理Slide128執(zhí)行指令微程序…采用微計算機組成原理

Slide

129

微程序存放示意圖下址字段地址……1000XXXX0111XXXX0110XXXX0101XXXX0100XXXX0011XXXX0010XXXX0001XXXX0000操作控制字段…HALT64STA(R1)，R063JO7562ADDR0，(81)61LADR0，(80)60控制存儲器CS取指微指令加法微程序取數(shù)微程序存數(shù)微程序轉(zhuǎn)移微程序0000000001100000000000110010主存儲計算機組成原理Slide129微程序存放示意圖下址字計算機組成原理

Slide

130

十進制加法（例）BCD碼完成十進制加法作加法時必須校驗:兩數(shù)之和大于9，需加6調(diào)整；8+6＝148+2＝10兩數(shù)之和小于9，結(jié)果正確；3+6＝95+2＝78+6+6=20高位進位8+2+6＝16>15高位進位3+6+6＝15<＝15不產(chǎn)生進位5+2+6＝13<＝15不產(chǎn)生進位計算機組成原理Slide130十進制加法（例）BCDPC→AR→RAM→DBUS→DR→IRPC+1P1R1+R2→R2R2+R3→R2R2-R3→R2P2Cy=1Cy=0R3=6PC→AR→RAMP1R1+R2→R2R2+R3→R2R2-計算機組成原理

Slide

132

第一條微指令PC→AR→ABUS→DBUS→DR→IRPC+1LDARRDLDDRLDIRPC+1000000000000111111234567891011121314151617101819000020212223RDLDDRLDIRLDARPC+1P1直接地址計算機組成原理Slide132第一條微指令PC→AR計算機組成原理

Slide

133

第二條微指令R1→XR2→YX+YX+Y→R2R1→XR2→Y+LDR2010100100100000001234567891011121314151617001819100120212223LDR2R1→X+直接地址R2→Y計算機組成原理Slide133第二條微指令R1→X計算機組成原理

Slide

134

010001001100000001234567891011121314151617011819000020212223LDR2R2→XR3→Y+P2直接地址R2→XR3→YX+YX+Y→R2R2→XR3→Y+LDR2第三條微指令計算機組成原理Slide13401000100110計算機組成原理

Slide

135

010001001001000001234567891011121314151617001819000020212223LDR2R2→XR3→Y-P1P2直接地址R2→XR3→YX-YX-Y→R2R2→XR3→Y-LDR2第四條微指令計算機組成原理Slide13501000100100計算機組成原理

Slide

136

機器指令與微指令的關(guān)系機器指令對應(yīng)一個微程序，這個微程序由若干微指令組成，一個微指令又包含多個微操作機器指令與內(nèi)存儲器有關(guān)，微指令與控制存儲器有關(guān)每一個CPU周期對應(yīng)一條微指令計算機組成原理Slide136機器指令與微指令的關(guān)系計算機組成原理

Slide

137

微指令設(shè)計有利于縮短微指令字長度有利于減少控制存儲器容量有利于提高微程序執(zhí)行速度有利于對微指令進行修改有利于提高微程序設(shè)計的靈活性計算機組成原理Slide137微指令設(shè)計有利于縮短微計算機組成原理

Slide

138

微命令編碼直接表示法編碼表示法混合表示法計算機組成原理Slide138微命令編碼直接表示法計算機組成原理

Slide

139

直接表示方法微指令中每一位代表一個微命令簡單直觀，便于輸出控制，字長太長，控制存儲器容量大.1234567891011121314151617181920212223操作控制順序控制LDR1LDR2LDR3R1→XR3→YR2→XR2→YDR→XR1→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址計算機組成原理Slide139直接表示方法微指令中每計算機組成原理

Slide

140

編碼表示方法字段直接譯碼法字長短，控制存儲器容量小，增加了譯碼電路注意譯碼時，需要多保留一個狀態(tài).1234567891011121314151617181920212223操作控制順序控制直接地址譯碼.譯碼.譯碼.微命令P1P2Pn計算機組成原理Slide140編碼表示方法字段直接譯計算機組成原理

Slide

141

微地址形成方法計數(shù)器法PC下地址字段法計算機組成原理Slide141微地址形成方法計數(shù)器法計算機組成原理

Slide

142

微指令格式水平型微指令（一次能并行多個微操作的指令）控制字段判別測試字段下地址字段000原寄存器目的寄存器其他001左輸入源編址右輸入源編址ALU010寄存器編址存儲器編址讀寫其他011測試條件垂直型微指令寄存器數(shù)據(jù)傳送型運算控制型訪問主存型條件轉(zhuǎn)移型計算機組成原理Slide142微指令格式水平型微指令計算機組成原理

Slide

143

水平型與垂直型微指令比較水平型微指令并行操作能力強，效率高，靈活性強水平型微指令執(zhí)行一條指令的時間短由水平型微指令指令的微程序，微指令字較長，微程序短，垂直型號字長短，微