陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp3

第三章內(nèi)部存儲(chǔ)器主講：李鵬lipeng@【相關(guān)說(shuō)明：本課件以白中英老師教材及課件為藍(lán)本制作而成，特表感謝；網(wǎng)上文檔會(huì)伴隨教研過(guò)程不定期更新版本；最后，懇請(qǐng)文檔使用者批評(píng)、指正文中出現(xiàn)的錯(cuò)誤、疏漏；版本時(shí)間：2014.6】《計(jì)算機(jī)組成原理》（第五版）白中英、戴志濤主編–課件PPT陜西師范大學(xué)計(jì)算機(jī)科學(xué)學(xué)院第三章內(nèi)部存儲(chǔ)器主講：李鵬lipeng@第三章多層次的存儲(chǔ)器3.1存儲(chǔ)器概述3.2SRAM存儲(chǔ)器3.3DRAM存儲(chǔ)器3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3.5并行存儲(chǔ)器√3.6Cache存儲(chǔ)器√3.7虛擬存儲(chǔ)器3.8奔騰系列機(jī)的虛存組織第三章多層次的存儲(chǔ)器3.1存儲(chǔ)器概述導(dǎo)入思考：上一章詳細(xì)講解了現(xiàn)實(shí)世界中的基本信息類型怎樣數(shù)字化的保存在計(jì)算機(jī)中，具體地，二進(jìn)制下的兩種基本狀態(tài)在計(jì)算機(jī)中以什么樣的硬件形式表現(xiàn)？如果要保存，以什么樣的信息記錄方式存儲(chǔ)？計(jì)算機(jī)存儲(chǔ)體系解決了信息的保存問(wèn)題。導(dǎo)入思考：3.1存儲(chǔ)器概述存儲(chǔ)的基本單位：存儲(chǔ)位元：最小存儲(chǔ)單位，保存一個(gè)bit存儲(chǔ)單元：基本存儲(chǔ)單位，若干個(gè)位組成存儲(chǔ)器：許多個(gè)存儲(chǔ)單元組成3.1存儲(chǔ)器概述存儲(chǔ)的基本單位：3.1存儲(chǔ)器概述一、分類按存儲(chǔ)介質(zhì)分類：磁表面半導(dǎo)體存儲(chǔ)器光存儲(chǔ)器按存取方式分類：隨機(jī)存取：內(nèi)存順序存?。捍艓?，磁盤(pán)按存儲(chǔ)內(nèi)容可變性：ROM，RAMRAM：SRAM，DRAMROM：掩模ROM/PROM/EPROM/EEPROM讀表3.13.1存儲(chǔ)器概述一、分類讀表3.13.1存儲(chǔ)器概述按信息易失性：永久性非永久性的，易失的按存儲(chǔ)器系統(tǒng)中的作用分類：高速緩沖存儲(chǔ)器主存儲(chǔ)器/內(nèi)存輔助存儲(chǔ)器/外存控存3.1存儲(chǔ)器概述按信息易失性：3.1存儲(chǔ)器概述二、存儲(chǔ)器分級(jí)結(jié)構(gòu)

1、目前存儲(chǔ)器的特點(diǎn)是：速度快的存儲(chǔ)器價(jià)格貴，容量??；價(jià)格低的存儲(chǔ)器速度慢，容量大。在計(jì)算機(jī)存儲(chǔ)器體系結(jié)構(gòu)設(shè)計(jì)時(shí)，我們希望存儲(chǔ)器系統(tǒng)的性能高、價(jià)格低，那么在存儲(chǔ)器系統(tǒng)設(shè)計(jì)時(shí)，應(yīng)當(dāng)在存儲(chǔ)器容量，速度和價(jià)格方面的因素作折中考慮，建立了分層次的存儲(chǔ)器體系結(jié)構(gòu)如下圖所示。3.1存儲(chǔ)器概述二、存儲(chǔ)器分級(jí)結(jié)構(gòu)3.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)3.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)3.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)2、分級(jí)結(jié)構(gòu)高速緩沖存儲(chǔ)器簡(jiǎn)稱cache，它是計(jì)算機(jī)系統(tǒng)中的一個(gè)高速小容量半導(dǎo)體存儲(chǔ)器。主存儲(chǔ)器簡(jiǎn)稱主存，是計(jì)算機(jī)系統(tǒng)的主要存儲(chǔ)器，用來(lái)存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。外存儲(chǔ)器簡(jiǎn)稱外存，它是大容量輔助存儲(chǔ)器。3.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)2、分級(jí)結(jié)構(gòu)3.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)分層存儲(chǔ)器系統(tǒng)之間的連接關(guān)系Eg.開(kāi)機(jī)的過(guò)程；打開(kāi)Word的過(guò)程3.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)分層存儲(chǔ)器系統(tǒng)之間的連接關(guān)系Eg3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)基本概念字存儲(chǔ)單元：存放一個(gè)機(jī)器字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的單元，相應(yīng)的地址稱為字節(jié)地址。存儲(chǔ)容量越大，能存儲(chǔ)的信息就越多?？删幹纷钚挝蛔郑喊醋謱ぶ返挠?jì)算機(jī)字節(jié)：按字節(jié)尋址的計(jì)算機(jī)一般，一個(gè)字可以包含若干個(gè)字節(jié)3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)基本概念3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)。1KB=210B1MB=220B1GB=230B1TB=240B位bit比特b字節(jié)Byte字節(jié)B3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)Kilobyte(KB)=1024B相當(dāng)于一則短篇故事的內(nèi)容。Megabyte(MB)=1024KB能保存一則短篇小說(shuō)的內(nèi)容。Gigabyte(GB)=1024MB相當(dāng)于一部標(biāo)清長(zhǎng)電影容量。Terabyte(TB)=1024GB相當(dāng)于一家大型醫(yī)院中所有的X光圖片信息量。Petabyte(PB)=1024TB相當(dāng)于50%的全美學(xué)術(shù)研究圖書(shū)館藏書(shū)資訊內(nèi)容。Exabyte(EB)=1024PB；5EB相當(dāng)于至今全世界人類所講過(guò)的話語(yǔ)。Zettabyte(ZB)=1024EB如同全世界海灘上的沙子數(shù)量總和。Yottabyte(YB)=1024ZB相當(dāng)于7000個(gè)人體內(nèi)的細(xì)胞信息總和。3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)Kilobyte(KB)=1023.1.3主存儲(chǔ)器的技術(shù)指標(biāo)存取時(shí)間：又稱存儲(chǔ)器訪問(wèn)時(shí)間，指一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間。通常取寫(xiě)操作時(shí)間等于讀操作時(shí)間，故稱為存儲(chǔ)器存取時(shí)間。存儲(chǔ)周期：指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間。通常，存儲(chǔ)周期略大于存取時(shí)間，其時(shí)間單位為ns。存儲(chǔ)器帶寬：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所存取的信息量，通常以位/秒或字節(jié)/秒做度量單位。3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)存取時(shí)間：又稱存儲(chǔ)器訪問(wèn)時(shí)間，指3.2SRAM存儲(chǔ)器主存（內(nèi)部存儲(chǔ)器）是半導(dǎo)體存儲(chǔ)器。根據(jù)信息存儲(chǔ)的機(jī)理不同可以分為兩類：相對(duì)而言靜態(tài)讀寫(xiě)存儲(chǔ)器(SRAM)：存取速度快，一般用作Cache動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器(DRAM)：存儲(chǔ)容量大，一般用作主存3.2SRAM存儲(chǔ)器主存（內(nèi)部存儲(chǔ)器）是半導(dǎo)體存儲(chǔ)器。根據(jù)3.2SRAM存儲(chǔ)器一、基本的靜態(tài)存儲(chǔ)元陣列1、存儲(chǔ)元：用鎖存器實(shí)現(xiàn)。需要加電，無(wú)限期保持0或者1狀態(tài)。3.2SRAM存儲(chǔ)器一、基本的靜態(tài)存儲(chǔ)元陣列3.2SRAM存儲(chǔ)器回顧譯碼器3.2SRAM存儲(chǔ)器回顧譯碼器63可參考CAI動(dòng)畫(huà)63可參考CAI動(dòng)畫(huà)3.2SRAM存儲(chǔ)器2、三組信號(hào)線地址線：A0-A5，可指定26=64個(gè)存儲(chǔ)單元數(shù)據(jù)線：I/O0，I/O1，I/O2，I/O3行線，列線存儲(chǔ)器的字長(zhǎng)4位控制線：讀或?qū)懘鎯?chǔ)位元、存儲(chǔ)單元、字存儲(chǔ)單元、最小尋址單位、最小編址單位。3.2SRAM存儲(chǔ)器2、三組信號(hào)線3.2SRAM存儲(chǔ)器二、基本的SRAM邏輯結(jié)構(gòu)

SRAM芯大多采用雙譯碼方式，以便組織更大的存儲(chǔ)容量。采用了二級(jí)譯碼：將地址位分成兩組，分別為x向、y向兩部分，如圖所示。A0~A7為行地址譯碼線A8~A14為列地址譯碼線3.2SRAM存儲(chǔ)器二、基本的SRAM邏輯結(jié)構(gòu)陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp33.2SRAM存儲(chǔ)器結(jié)構(gòu)分析X方向譯碼輸出256行Y方向譯碼128行存儲(chǔ)器數(shù)據(jù)寬度8位寫(xiě)入數(shù)據(jù)：輸入緩沖器被打開(kāi)，輸出緩沖器關(guān)閉讀出數(shù)據(jù)輸出緩沖器被打開(kāi)，輸入緩沖器關(guān)閉3.2SRAM存儲(chǔ)器結(jié)構(gòu)分析3.2SRAM存儲(chǔ)器讀與寫(xiě)的互鎖邏輯 控制信號(hào)中CS是片選信號(hào)，CS有效時(shí)（低電平），門(mén)G1、G2均被打開(kāi)。OE為讀出使能信號(hào)，OE有效時(shí)（低電平），門(mén)G2開(kāi)啟，當(dāng)寫(xiě)命令WE=1時(shí)（高電平），門(mén)G1關(guān)閉，存儲(chǔ)器進(jìn)行讀操作。寫(xiě)操作時(shí)，WE=0，門(mén)G1開(kāi)啟，門(mén)G2關(guān)閉。注意，門(mén)G1和G2是互鎖的，一個(gè)開(kāi)啟時(shí)另一個(gè)必定關(guān)閉，這樣保證了讀時(shí)不寫(xiě)，寫(xiě)時(shí)不讀。片選信號(hào)讀使能信號(hào)寫(xiě)使能信號(hào)門(mén)3.2SRAM存儲(chǔ)器讀與寫(xiě)的互鎖邏輯片選信號(hào)讀使能信號(hào)寫(xiě)使3.2SRAM存儲(chǔ)器三、存儲(chǔ)器的讀寫(xiě)周期讀周期讀出時(shí)間Taq讀周期時(shí)間Trc寫(xiě)周期寫(xiě)周期時(shí)間Twc寫(xiě)時(shí)間Twd存取周期讀周期時(shí)間Trc=寫(xiě)時(shí)間Twd3.2SRAM存儲(chǔ)器三、存儲(chǔ)器的讀寫(xiě)周期3.2SRAM存儲(chǔ)器讀使能

片選3.2SRAM存儲(chǔ)器讀使能片選3.2SRAM存儲(chǔ)器寫(xiě)使能

片選3.2SRAM存儲(chǔ)器寫(xiě)使能片選3.2SRAM存儲(chǔ)器教材P69例1：圖3.5(a)是SRAM的寫(xiě)入時(shí)序圖。其中R/W是讀/寫(xiě)命令控制線，當(dāng)R/W線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出圖3.5(a)寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。3.2SRAM存儲(chǔ)器教材P693.2SRAM存儲(chǔ)器3.2SRAM存儲(chǔ)器3.2SRAM存儲(chǔ)器3.2SRAM存儲(chǔ)器3.3DRAM存儲(chǔ)器一、DRAM存儲(chǔ)位元的記憶原理SRAM存儲(chǔ)器的存儲(chǔ)位元是鎖存器，它具有兩個(gè)穩(wěn)定的狀態(tài)。DRAM存儲(chǔ)器的存儲(chǔ)位元是由一個(gè)MOS晶體管和電容器組成的記憶電路，如圖3.6所示。MOS：Metal-Oxide-Semiconductor金屬-氧化物-半導(dǎo)體3.3DRAM存儲(chǔ)器一、DRAM存儲(chǔ)位元的記憶原理MOS：3.3DRAM存儲(chǔ)器

MOS管做為開(kāi)關(guān)使用存儲(chǔ)的信息1或0則是由電容器上的電荷量來(lái)體現(xiàn)當(dāng)電容器充滿電荷時(shí)，代表存儲(chǔ)了1，當(dāng)電容器放電沒(méi)有電荷時(shí)，代表存儲(chǔ)了0。3.3DRAM存儲(chǔ)器MOS管做為開(kāi)關(guān)使用圖(a)表示寫(xiě)1到存儲(chǔ)位元。此時(shí)輸出緩沖器關(guān)閉、刷新緩沖器關(guān)閉，輸入緩沖器打開(kāi)（R/W為低），輸入數(shù)據(jù)DIN=1送到存儲(chǔ)元位線上，而行選線為高，打開(kāi)MOS管，于是位線上的高電平給電容器充電，表示存儲(chǔ)了1。MOS管電容器播放CAI讀放圖(a)表示寫(xiě)1到存儲(chǔ)位元。此時(shí)輸出緩沖器關(guān)閉、刷新緩沖器關(guān)圖(b)表示寫(xiě)0到存儲(chǔ)位元。此時(shí)輸出緩沖器和刷新緩沖器關(guān)閉，輸入緩沖器打開(kāi)，輸入數(shù)據(jù)DIN=0送到存儲(chǔ)元位線上；行選線為高，打開(kāi)MOS管，于是電容上的電荷通過(guò)MOS管和位線放電，表示存儲(chǔ)了0。圖(b)表示寫(xiě)0到存儲(chǔ)位元。此時(shí)輸出緩沖器和刷新緩沖器關(guān)閉，圖(c)表示從存儲(chǔ)位元讀出1。輸入緩沖器和刷新緩沖器關(guān)閉，輸出緩沖器/讀放打開(kāi)（R/W為高）。行選線為高，打開(kāi)MOS管，電容上所存儲(chǔ)的1送到位線上，通過(guò)輸出緩沖器讀出放大器發(fā)送到DOUT,即DOUT=1。圖(c)表示從存儲(chǔ)位元讀出1。輸入緩沖器和刷新緩沖器關(guān)閉，輸圖(d)表示(c)讀出1后存儲(chǔ)位元重寫(xiě)1。由于(c)中讀出1是破壞性讀出，必須恢復(fù)存儲(chǔ)位元中原存的1。此時(shí)輸入緩沖器關(guān)閉，刷新緩沖器打開(kāi)，輸出緩沖器讀放打開(kāi)，DOUT=1經(jīng)刷新緩沖器送到位線上，再經(jīng)MOS管寫(xiě)到電容上。圖(d)表示(c)讀出1后存儲(chǔ)位元重寫(xiě)1。由于(c)中讀出1同樣：輸入緩沖器與輸出緩沖器總是互鎖的。兩個(gè)操作是互斥的，不會(huì)同時(shí)發(fā)生。思考：當(dāng)讀出是0，讀出過(guò)程和刷新過(guò)程應(yīng)該是怎樣的？同樣：輸入緩沖器與輸出緩沖器總是互鎖的。兩個(gè)操作是互斥的，不3.3DRAM存儲(chǔ)器二、DRAM芯片的邏輯結(jié)構(gòu)下面我們通過(guò)一個(gè)例子來(lái)看一下動(dòng)態(tài)存儲(chǔ)器的邏輯結(jié)構(gòu)如圖。圖3.7(a)示出1M×4位DRAM芯片的管腳圖，其中有兩個(gè)電源腳、兩個(gè)地線腳，為了對(duì)稱，還有一個(gè)空腳（NC）。圖3.7(b)是該芯片的邏輯結(jié)構(gòu)圖。3.3DRAM存儲(chǔ)器二、DRAM芯片的邏輯結(jié)構(gòu)注：復(fù)用地址線A0-A9注：復(fù)用地址線A0-A9列選通信號(hào)行選通信號(hào)存儲(chǔ)器單元地址20位地址線10位列選通信號(hào)行選通信號(hào)存儲(chǔ)器單元地址20位分析與SRAM不同之處：（1）增加了行地址鎖存器和列地址鎖存器。由于DRAM存儲(chǔ)器容量很大，地址線寬度相應(yīng)要增加，這勢(shì)必增加芯片地址線的管腳數(shù)目。為避免這種情況，采取的辦法是分時(shí)傳送地址碼。若地址總線寬度為10位，先傳送地址碼A0～A9，由行選通信號(hào)RAS打入到行地址鎖存器；然后傳送地址碼A10～A19，由列選通信號(hào)CRS打入到列地址鎖存器。芯片內(nèi)部?jī)刹糠趾掀饋?lái)，地址線寬度達(dá)20位，存儲(chǔ)容量為1M。分析與SRAM不同之處：（1）增加了行地址鎖存器和列地址鎖存（2）增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路。DRAM讀出后必須刷新，而未讀寫(xiě)的存儲(chǔ)元也要定期刷新，而且要按行刷新，所以刷新計(jì)數(shù)器的長(zhǎng)度等于行地址鎖存器。刷新操作與讀/寫(xiě)操作是交替進(jìn)行的，所以通過(guò)2選1多路開(kāi)關(guān)來(lái)提供刷新行地址或正常讀/寫(xiě)的行地址。分析與SRAM不同之處：（2）增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路。DRAM讀出后必須刷勘誤：P71，第一段倒數(shù)第二行CRS改為CAS?？闭`：3.3DRAM存儲(chǔ)器三、讀/寫(xiě)周期讀周期、寫(xiě)周期的定義是從行選通信號(hào)RAS下降沿開(kāi)始，到下一個(gè)RAS信號(hào)的下降沿為止的時(shí)間。通常為控制方便，讀周期和寫(xiě)周期時(shí)間相等。3.3DRAM存儲(chǔ)器三、讀/寫(xiě)周期注意行選通信號(hào)、列選通信號(hào)的作用注意行選通信號(hào)、列選通信號(hào)的作用陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp33.3DRAM存儲(chǔ)器四、刷新周期刷新周期：DRAM存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，這個(gè)電荷量隨著時(shí)間減少，因此必須定期地刷新，以保持它們?cè)瓉?lái)記憶的正確信息。刷新有兩種方式：集中式刷新分散式刷新3.3DRAM存儲(chǔ)器四、刷新周期刷新操作有兩種刷新方式：1、集中式刷新:DRAM的所有行在每一個(gè)刷新周期中都被刷新。例如刷新周期為8ms的內(nèi)存來(lái)說(shuō)，所有行的集中式刷新必須至少每隔8ms進(jìn)行一次。為此將8ms時(shí)間分為兩部分：前一段時(shí)間進(jìn)行正常的讀/寫(xiě)操作，后一段時(shí)間做為集中刷新操作時(shí)間。刷新操作有兩種刷新方式：1、集中式刷新:刷新操作有兩種刷新方式：2、分散式刷新:每一行的刷新插入到正常的讀/寫(xiě)周期之中。例如p70，圖3.7所示的DRAM有1024行，如果刷新周期為8ms，則必須至少每隔8ms÷1024=7.8us做一次行刷新操作。刷新操作有兩種刷新方式：2、分散式刷新:每一行的刷新插入到正思考：刷新與存取能不能并行？不能，因?yàn)閮?nèi)存就一套地址譯碼和片選裝置，刷新與存取有相似的過(guò)程，它要選中某一行——這期間片選線、地址線、地址譯碼器全被占用著。同理，刷新操作之間也不能并行——意味著一次只能刷一行。思考：刷新與存取能不能并行？3.3DRAM存儲(chǔ)器五、存儲(chǔ)器容量的擴(kuò)充（重要）1、字長(zhǎng)位數(shù)擴(kuò)展 假如給定的存儲(chǔ)芯片字長(zhǎng)位數(shù)較短，不能滿足設(shè)計(jì)要求的存儲(chǔ)器字長(zhǎng)，此時(shí)需要用多片給定芯片擴(kuò)展字長(zhǎng)位數(shù)。具體實(shí)現(xiàn)：三組信號(hào)線中，地址線和控制線公用而數(shù)據(jù)線單獨(dú)分開(kāi)連接。所需存儲(chǔ)芯片數(shù)量：

d=設(shè)計(jì)要求的存儲(chǔ)器字節(jié)容量/給定芯片存儲(chǔ)器字節(jié)容量

3.3DRAM存儲(chǔ)器五、存儲(chǔ)器容量的擴(kuò)充（重要）存儲(chǔ)芯片存儲(chǔ)芯片[例2]利用1M×4位的SRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為1M×8位的SRAM存儲(chǔ)器。

解：所需芯片數(shù)量=(1M×8)/(1M×4)=2片參照教材圖3.9[例2]利用1M×4位的SRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為1陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp33.3DRAM存儲(chǔ)器2、字存儲(chǔ)容量擴(kuò)展給定的芯片存儲(chǔ)容量較?。ㄗ?jǐn)?shù)少），不滿足設(shè)計(jì)要求的總存儲(chǔ)容量，此時(shí)需要用多片給定芯片來(lái)擴(kuò)展字?jǐn)?shù)。具體地，三組信號(hào)組中給定芯片的地址總線和數(shù)據(jù)總線公用，控制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段譯碼來(lái)決定片選信號(hào)。所需芯片數(shù)：d=設(shè)計(jì)要求的存儲(chǔ)器容量/選擇芯片存儲(chǔ)器容量3.3DRAM存儲(chǔ)器2、字存儲(chǔ)容量擴(kuò)展[例3]利用1M×8位的DRAM芯片設(shè)計(jì)2M×8位的DRAM存儲(chǔ)器解：所需芯片數(shù)d=（2M×8）/（1M×8）=2(片)參考教材圖3.10[例3]利用1M×8位的DRAM芯片設(shè)計(jì)2M×8位的DRAM陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp33.3DRAM存儲(chǔ)器3、存儲(chǔ)器模塊條存儲(chǔ)器通常以模塊條形式供應(yīng)市場(chǎng)。這種模塊條常稱為內(nèi)存條，它們是在一個(gè)條狀形的小印制電路板上，用一定數(shù)量的存儲(chǔ)器芯片，組成一個(gè)存儲(chǔ)容量固定的存儲(chǔ)模塊，可以插入計(jì)算機(jī)主板內(nèi)存插槽。如圖所示。3.3DRAM存儲(chǔ)器3、存儲(chǔ)器模塊條3.3DRAM存儲(chǔ)器內(nèi)存條有30腳、72腳、100腳、144腳、168腳等多種形式。30腳內(nèi)存條設(shè)計(jì)成8位數(shù)據(jù)線，存儲(chǔ)容量從256KB～32MB。72腳內(nèi)存條設(shè)計(jì)成32位數(shù)據(jù)總線100腳以上內(nèi)存條既用于32位數(shù)據(jù)總線又用于64位數(shù)據(jù)總線，存儲(chǔ)容量從4MB～512MB。2G內(nèi)存引腳個(gè)數(shù)一般在200左右。3.3DRAM存儲(chǔ)器內(nèi)存條有30腳、72腳、100腳、143.3DRAM存儲(chǔ)器相對(duì)來(lái)講，DRAM造價(jià)低廉，容量大，但因其內(nèi)部結(jié)構(gòu)及與總線連接受限等因素，使得其速率無(wú)法與CPU匹配。因此：采用Cache策略增強(qiáng)型DRAM3.3DRAM存儲(chǔ)器相對(duì)來(lái)講，DRAM造價(jià)低廉，容量大，但3.3DRAM存儲(chǔ)器3.3.5、高級(jí)的DRAM結(jié)構(gòu)FPMDRAM：快速頁(yè)模式動(dòng)態(tài)存儲(chǔ)器根據(jù)程序的局部性原理來(lái)實(shí)現(xiàn)讀周期和寫(xiě)周期中，先由低電平的行選通信號(hào)RAS確定行地址，并一直保持有效然后由低電平的列選信號(hào)CAS確定列地址。下一次尋找操作，行地址不變，打入新的連續(xù)的列地址，取得數(shù)據(jù)，依此類推如下圖所示3.3DRAM存儲(chǔ)器3.3.5、高級(jí)的DRAM結(jié)構(gòu)3.3.5、高級(jí)的DRAM結(jié)構(gòu)快速頁(yè)模式讀操作的時(shí)序圖：3.3.5、高級(jí)的DRAM結(jié)構(gòu)快速頁(yè)模式讀操作的時(shí)序圖：3.3.5、高級(jí)的DRAM結(jié)構(gòu)注意：電子教案上的該圖有錯(cuò)誤3.3.5、高級(jí)的DRAM結(jié)構(gòu)注意：電子教案上的該圖有錯(cuò)誤3.3.5、高級(jí)的DRAM結(jié)構(gòu)CDRAM帶高速緩沖存儲(chǔ)器（cache）的動(dòng)態(tài)存儲(chǔ)器，它是在通常的DRAM芯片內(nèi)又集成了一個(gè)小容量的SRAM，從而使DRAM芯片的性能得到顯著改進(jìn)。如圖所示出1M×4位CDRAM芯片的結(jié)構(gòu)框圖，其中SRAM為512×4位。3.3.5、高級(jí)的DRAM結(jié)構(gòu)CDRAM帶高速緩沖存儲(chǔ)器（c3.3.5、高級(jí)的DRAM結(jié)構(gòu)SDRAM同步型動(dòng)態(tài)存儲(chǔ)器。計(jì)算機(jī)系統(tǒng)中的CPU使用的是系統(tǒng)時(shí)鐘，SDRAM的操作要求與系統(tǒng)時(shí)鐘相同步，在系統(tǒng)時(shí)鐘的控制下從CPU獲得地址、數(shù)據(jù)和控制信息。換句話說(shuō)，它與CPU的數(shù)據(jù)交換同步于外部的系統(tǒng)時(shí)鐘信號(hào)，并且以CPU/存儲(chǔ)器總線的最高速度運(yùn)行，而不需要插入等待狀態(tài)。其原理和時(shí)序關(guān)系見(jiàn)下一頁(yè)圖和動(dòng)畫(huà)。3.3.5、高級(jí)的DRAM結(jié)構(gòu)SDRAM同步型動(dòng)態(tài)存儲(chǔ)器。計(jì)陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp33.3.5、高級(jí)的DRAM結(jié)構(gòu)[例4]CDRAM內(nèi)存條組成實(shí)例。 一片CDRAM的容量為1M×4位，8片這樣的芯片可組成1M×32位4MB的存儲(chǔ)模塊，其組成如下圖所示。3.3.5、高級(jí)的DRAM結(jié)構(gòu)[例4]CDRAM內(nèi)存條組成3.3.6、DRAM主存讀/寫(xiě)的正確性校驗(yàn)DRAM通常用做主存儲(chǔ)器，其讀寫(xiě)操作的正確性與可靠性至關(guān)重要。數(shù)據(jù)在傳輸、保存中難免有即使很低的錯(cuò)誤概率。使用校驗(yàn)碼保證正確性，校驗(yàn)碼一并寫(xiě)入DRAM：奇偶校驗(yàn)：只能檢測(cè)1位數(shù)據(jù)漢明校驗(yàn)：檢測(cè)多位并自動(dòng)恢復(fù)正確值3.3.6、DRAM主存讀/寫(xiě)的正確性校驗(yàn)DRAM通常用做主DRAM正確性校驗(yàn)概念圖DRAM正確性校驗(yàn)概念圖3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器一、只讀存儲(chǔ)器

ROM叫做只讀存儲(chǔ)器。顧名思義，只讀的意思是在它工作時(shí)只能讀出，不能寫(xiě)入。然而其中存儲(chǔ)的原始數(shù)據(jù)，必須在它工作以前寫(xiě)入。只讀存儲(chǔ)器由于工作可靠，保密性強(qiáng)，在計(jì)算機(jī)系統(tǒng)中得到廣泛的應(yīng)用。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器一、只讀存儲(chǔ)器3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器主要有兩類：掩模ROM：掩模ROM實(shí)際上是一個(gè)存儲(chǔ)內(nèi)容固定的ROM，由生產(chǎn)廠家提供產(chǎn)品?？删幊蘎OM：由用戶后寫(xiě)入內(nèi)容，有些可以多次寫(xiě)入。一次性編程的PROM多次編程的EPROM和EEPROM。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器主要有兩類：3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器1、掩模ROM的陣列結(jié)構(gòu)和存儲(chǔ)元晶體管(指MOS管)3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器1、掩模ROM的陣列結(jié)構(gòu)和存結(jié)構(gòu)示意圖分析：MOS管導(dǎo)通代表存1，不通代表存0.單譯碼結(jié)構(gòu)結(jié)構(gòu)示意圖分析：3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器2、掩模ROM的邏輯符號(hào)和內(nèi)部邏輯框圖3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器2、掩模ROM的邏輯符號(hào)和內(nèi)3、可編程ROMPROM：一次性編程ROMEPROM：光擦除可編程只讀存儲(chǔ)器。EEPROM：電擦除可編程只讀存儲(chǔ)器?？闭`：P79，倒數(shù)第三行：可讀->只讀3、可編程ROM3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器EPROM叫做光擦除可編程只讀存儲(chǔ)器。它的存儲(chǔ)內(nèi)容可以根據(jù)需要寫(xiě)入，當(dāng)需要更新時(shí)將原存儲(chǔ)內(nèi)容抹去，再寫(xiě)入新的內(nèi)容?，F(xiàn)以浮柵雪崩注入型MOS管為存儲(chǔ)元的EPROM為例進(jìn)行說(shuō)明，結(jié)構(gòu)如右圖所示。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器現(xiàn)以浮柵雪崩注入型MOS管為存儲(chǔ)元的EPROM為例進(jìn)行說(shuō)明，結(jié)構(gòu)如圖(a)所示，圖(b)是電路符號(hào)。若在漏極D端加上約幾十伏的脈沖電壓，使得溝道中的電場(chǎng)足夠強(qiáng)，則會(huì)造成雪崩，產(chǎn)生很多高能量電子。此時(shí)，若在G2柵上加上正電壓，形成方向與溝道垂直的電場(chǎng)，便可使溝道中的電子穿過(guò)氧化層而注入到G1柵，從而使G1柵積累負(fù)電荷。由于G1柵周?chē)际墙^緣的二氧化硅層，泄漏電流極小，所以一旦電子注入到G1柵后，就能長(zhǎng)期保存。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器現(xiàn)以浮柵雪崩注入型MOS管為3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器當(dāng)G1柵有電子積累時(shí)，該MOS管的開(kāi)啟電壓變得很高，即使G2柵為高電平，該管仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了“0”。反之，G1柵無(wú)電子積累時(shí)，MOS管的開(kāi)啟電壓較低，當(dāng)G2柵為高電平時(shí)，該管可以導(dǎo)通，相當(dāng)于存儲(chǔ)了“1”。圖(d)示出了讀出時(shí)的電路，它采用二維譯碼方式：x地址譯碼器的輸出xi與G2柵極相連，以決定T2管是否選中；y地址譯碼器的輸出yi與T1管柵極相連，控制其數(shù)據(jù)是否讀出。當(dāng)片選信號(hào)CS為高電平即該片選中時(shí)，方能讀出數(shù)據(jù)。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器當(dāng)G1柵有電子積累時(shí)，該MO3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種器件的上方有一個(gè)石英窗口，如圖(c)所示。當(dāng)用光子能量較高的紫外光照射G1浮柵時(shí)，G1中電子獲得足夠能量，從而穿過(guò)氧化層回到襯底中，如圖(e)所示。這樣可使浮柵上的電子消失，達(dá)到抹去存儲(chǔ)信息的目的，相當(dāng)于存儲(chǔ)器又存了全“1”。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種器件的上方有一個(gè)石英窗口3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種EPROM出廠時(shí)為全“1”狀態(tài)，使用者可根據(jù)需要寫(xiě)“0”。寫(xiě)“0”電路如圖(f)所示，xi和yi選擇線為高電位，P端加20多伏的正脈沖，脈沖寬度為0.1～1ms。EPROM允許多次重寫(xiě)。抹去時(shí)，用40W紫外燈，相距2cm，照射幾分鐘即可。

3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種EPROM出廠時(shí)為全“13.4只讀存儲(chǔ)器和閃速存儲(chǔ)器E2PROM存儲(chǔ)元

EEPROM，叫做電擦除可編程只讀存儲(chǔ)器。其存儲(chǔ)元是一個(gè)具有兩個(gè)柵極的NMOS管，如圖(a)和(b)所示，G1是控制柵，它是一個(gè)浮柵，無(wú)引出線；G2是抹去柵，它有引出線。在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可產(chǎn)生隧道效應(yīng)。如圖(c)所示，當(dāng)G2柵加20V正脈沖P1時(shí)，通過(guò)隧道效應(yīng)，電子由襯底注入到G1浮柵，相當(dāng)于存儲(chǔ)了“1”。利用此方法可將存儲(chǔ)器抹成全“1”狀態(tài)。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器E2PROM存儲(chǔ)元3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)內(nèi)容為全“1”狀態(tài)。使用時(shí)，可根據(jù)要求把某些存儲(chǔ)元寫(xiě)“0”。寫(xiě)“0”電路如圖(d)所示。漏極D加20V正脈沖P2,G2柵接地，浮柵上電子通過(guò)隧道返回襯底，相當(dāng)于寫(xiě)“0”。E2PROM允許改寫(xiě)上千次，改寫(xiě)（先抹后寫(xiě)）大約需20ms，數(shù)據(jù)可存儲(chǔ)20年以上。E2PROM讀出時(shí)的電路如圖(e)所示，這時(shí)G2柵加3V電壓，若G1柵有電子積累，T2管不能導(dǎo)通，相當(dāng)于存“1”；若G1柵無(wú)電子積累，T2管導(dǎo)通，相當(dāng)于存“0”。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)內(nèi)容3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器4、閃速存儲(chǔ)器（即，F(xiàn)lash存儲(chǔ)器）它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性意味著存放的數(shù)據(jù)在沒(méi)有電源的情況下可以長(zhǎng)期保存。FLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它既有RAM的優(yōu)點(diǎn)，又有ROM的優(yōu)點(diǎn)，是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器4、閃速存儲(chǔ)器（即，F(xiàn)las閃速存儲(chǔ)器的特點(diǎn)：固有的非易失性：斷電后信息不會(huì)丟失。廉價(jià)的高密度：相同容量的閃速存儲(chǔ)器和DRAM相比，其位成本相近?？蓤?zhí)行性：閃速存儲(chǔ)器可以直接與CPU相連，大大提高程序和文件的訪問(wèn)速度。固態(tài)性：閃速存儲(chǔ)器是一種低功耗、高密度且無(wú)機(jī)電裝置的半導(dǎo)體器件，特別適合便攜式系統(tǒng)應(yīng)用。閃速存儲(chǔ)器的特點(diǎn)：固有的非易失性：斷電后信息不會(huì)丟失。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)元是在EPROM存儲(chǔ)元基礎(chǔ)上發(fā)展起來(lái)的，由此可以看出創(chuàng)新與繼承的關(guān)系。如右圖所示為閃速存儲(chǔ)器中的存儲(chǔ)元，由單個(gè)MOS晶體管組成，除漏極D和源極S外，還有一個(gè)控制柵和浮空柵。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)元是在EPRO3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器“0”狀態(tài)：當(dāng)控制柵加上足夠的正電壓時(shí)，浮空柵將儲(chǔ)存許多電子帶負(fù)電，這意味著浮空柵上有很多負(fù)電荷，這種情況我們定義存儲(chǔ)元處于0狀態(tài)?！?”狀態(tài)：如果控制柵不加正電壓，浮空柵則只有少許電子或不帶電荷，這種情況我們定義為存儲(chǔ)元處于1狀態(tài)。浮空柵上的電荷量決定了讀取操作時(shí)，加在柵極上的控制電壓能否開(kāi)啟MOS管，并產(chǎn)生從漏極D到源極S的電流。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器“0”狀態(tài)：當(dāng)控制柵加上足夠3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器編程操作：實(shí)際上是寫(xiě)操作。所有存儲(chǔ)元的原始狀態(tài)均處“1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電壓。編程操作的目的是為存儲(chǔ)元的浮空柵補(bǔ)充電子，從而使存儲(chǔ)元改寫(xiě)成“0”狀態(tài)。如果某存儲(chǔ)元仍保持“1”狀態(tài)，則控制柵就不加正電壓。如圖(a)表示編程操作時(shí)存儲(chǔ)元寫(xiě)0、寫(xiě)1的情況。實(shí)際上編程時(shí)只寫(xiě)0，不寫(xiě)1，因?yàn)榇鎯?chǔ)元擦除后原始狀態(tài)全為1。要寫(xiě)0，就是要在控制柵C上加正電壓。一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持100年之久而無(wú)需外電源。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器編程操作：實(shí)際上是寫(xiě)操作。所3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器讀取操作：控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開(kāi)啟MOS晶體管。如果存儲(chǔ)元原存1，可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開(kāi)啟晶體管。如果存儲(chǔ)元原存0，可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開(kāi)啟導(dǎo)通。當(dāng)MOS晶體管開(kāi)啟導(dǎo)通時(shí)，電源VD提供從漏極D到源極S的電流。讀出電路檢測(cè)到有電流，表示存儲(chǔ)元中存1，若讀出電路檢測(cè)到無(wú)電流，表示存儲(chǔ)元中存0，如圖(b)所示。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器讀取操作：控制柵加上正電壓。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器擦除操作：所有的存儲(chǔ)元中浮空柵上的負(fù)電荷要全部洩放出去。為此晶體管源極S加上正電壓，這與編程操作正好相反，見(jiàn)圖(c)所示。源極S上的正電壓吸收浮空柵中的電子，從而使全部存儲(chǔ)元變成1狀態(tài)。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器擦除操作：所有的存儲(chǔ)元中浮空3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)器的陣列結(jié)構(gòu)FLASH存儲(chǔ)器的簡(jiǎn)化陣列結(jié)構(gòu)如右圖所示。在某一時(shí)間只有一條行選擇線被激活。讀操作時(shí)，假定某個(gè)存儲(chǔ)元原存1，那么晶體管導(dǎo)通，與它所在位線接通，有電流通過(guò)位線，所經(jīng)過(guò)的負(fù)載上產(chǎn)生一個(gè)電壓降。這個(gè)電壓降送到比較器的一個(gè)輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個(gè)標(biāo)志為邏輯1的電平。如果某個(gè)存儲(chǔ)元原先存0，那么晶體管不導(dǎo)通，位線上沒(méi)有電流，比較器輸出端則產(chǎn)生一個(gè)標(biāo)志為邏輯0的電平。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)器的陣列結(jié)構(gòu)陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp3各種存儲(chǔ)器性能比較看P84表3.3各種存儲(chǔ)器性能比較3.5并行存儲(chǔ)器由于CPU和主存儲(chǔ)器之間在速度上是不匹配的，這種情況便成為限制高速計(jì)算機(jī)設(shè)計(jì)的主要問(wèn)題。為了提高CPU和主存之間的數(shù)據(jù)傳輸率：采用更高速的技術(shù)來(lái)縮短讀寫(xiě)時(shí)間采用并行技術(shù)空間并行—雙端口存儲(chǔ)器時(shí)間并行---多體交叉存儲(chǔ)器采用分層存儲(chǔ)系統(tǒng)Cache虛擬存儲(chǔ)系統(tǒng)3.5并行存儲(chǔ)器由于CPU和主存儲(chǔ)器之間在速度上是不匹配3.5并行存儲(chǔ)器一、雙端口存儲(chǔ)器1、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)雙端口存儲(chǔ)器：同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制電路是一種高速工作的存儲(chǔ)器，獨(dú)立并行操作雙端口存儲(chǔ)器IDT7133的邏輯框圖如圖示。3.5并行存儲(chǔ)器一、雙端口存儲(chǔ)器3.5并行存儲(chǔ)器R3.5并行存儲(chǔ)器R3.5并行存儲(chǔ)器2、無(wú)沖突讀寫(xiě)控制當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。片選控制(CE，低電平有效)輸出驅(qū)動(dòng)控制(OE，低電平有效)。3.5并行存儲(chǔ)器2、無(wú)沖突讀寫(xiě)控制3.5并行存儲(chǔ)器勘誤：P85圖3.24右下角BUSY腳標(biāo)L改為R分析表3.43.5并行存儲(chǔ)器勘誤：3.5并行存儲(chǔ)器3、有沖突讀寫(xiě)控制兩個(gè)端口地址相同時(shí)發(fā)生讀寫(xiě)沖突置了BUSY標(biāo)志解決沖突：判斷邏輯可以決定優(yōu)先權(quán)對(duì)獲得使用權(quán)的端口放開(kāi)BUSY標(biāo)志(高)對(duì)被延遲的端口置BUSY標(biāo)志(BUSY變?yōu)榈碗娖?，即暫時(shí)關(guān)閉此端口。3.5并行存儲(chǔ)器3、有沖突讀寫(xiě)控制3.5并行存儲(chǔ)器4、有沖突讀寫(xiě)控制判斷方法(1)如果先地址匹配，后CE片選有效：片上的控制邏輯在CEL和CER之間進(jìn)行判斷來(lái)選擇端口(CE判斷)。(2)如果先片選CE有效，后在地址匹配：片上的控制邏輯在左、右地址間進(jìn)行判斷來(lái)選擇端口(地址有效判斷)。無(wú)論采用哪種判斷方式，最終延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口。而當(dāng)允許存取的端口完成操作時(shí)，延遲端口BUSY標(biāo)志才進(jìn)行復(fù)位而打開(kāi)此端口。3.5并行存儲(chǔ)器4、有沖突讀寫(xiě)控制判斷方法勘誤：P86表3.5第六行文字，“右端口”列：≠(A0～A10)R

改為≠(A0～A10)L勘誤：閱讀表3.5閱讀表3.5LV5R:左地址有效先于右地址50ns以上RV5L:右地址有效先于左地址50ns以上Same:左右地址有效均在50ns內(nèi)匹配

LL5R:CEL變低先于CER50ns以上RL5L:CER變低先于CEL50ns以上LW5R:CEL和CER均互50ns在內(nèi)變低LV5R:左地址有效先于右地址50ns以上3.5.1雙端口存儲(chǔ)器地址相同地址相同3.5.1雙端口存儲(chǔ)器地址相同地址相同3.5.1雙端口存儲(chǔ)器3.5.1雙端口存儲(chǔ)器3.5并行存儲(chǔ)器二、多模塊交叉存儲(chǔ)器：由若干個(gè)存儲(chǔ)模塊組成的主存儲(chǔ)器是線性編址的。具體有兩種方式：一種是順序方式一種是交叉方式當(dāng)要訪問(wèn)某數(shù)據(jù)塊內(nèi)容時(shí)，需訪問(wèn)連續(xù)的存儲(chǔ)單元3.5并行存儲(chǔ)器二、多模塊交叉存儲(chǔ)器：3.5并行存儲(chǔ)器3.5并行存儲(chǔ)器3.5并行存儲(chǔ)器1、順序方式[例]M0－M3共四個(gè)模塊，則每個(gè)模塊8個(gè)字順序方式：

M0：0—7

M1：8－15

M2：16－23

M3：24－315位地址組織如下：

XX

XXX高位選模塊，低位選塊內(nèi)地址3.5并行存儲(chǔ)器1、順序方式3.5并行存儲(chǔ)器特點(diǎn)：某個(gè)模塊進(jìn)行存取時(shí)，其他模塊不工作優(yōu)點(diǎn)是某一模塊出現(xiàn)故障時(shí)，其他模塊可以照常工作通過(guò)增添模塊來(lái)擴(kuò)充存儲(chǔ)器容量比較方便。缺點(diǎn)是各模塊串行工作，存儲(chǔ)器的帶寬受到了限制，并行性低。3.5并行存儲(chǔ)器特點(diǎn)：3.5并行存儲(chǔ)器[例]M0－M3共四個(gè)模塊，則每個(gè)模塊8個(gè)字交叉方式：

M0：0，4,...除以4余數(shù)為0

M1：1，5,...除以4余數(shù)為1

M2：2，6,...除以4余數(shù)為2

M3：3，7,...除以4余數(shù)為35位地址組織如下：

XXX

XX高位選塊內(nèi)地址，低位選模塊3.5并行存儲(chǔ)器[例]M0－M3共四個(gè)模塊，則每個(gè)模塊83.5并行存儲(chǔ)器特點(diǎn)：連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址都是不連續(xù)的。優(yōu)點(diǎn)是對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。使用場(chǎng)合為成批數(shù)據(jù)讀取。3.5并行存儲(chǔ)器特點(diǎn)：3.5并行存儲(chǔ)器假設(shè)有n個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為m個(gè)存儲(chǔ)單元順序方式存儲(chǔ)單元地址：高位低位m個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)體內(nèi)的地址位數(shù)片選，n個(gè)存儲(chǔ)體選擇3.5并行存儲(chǔ)器假設(shè)有n個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為m個(gè)3.5并行存儲(chǔ)器2、交叉方式存儲(chǔ)單元地址：高位低位（可以實(shí)現(xiàn)多模塊流水式并行存?。┟總€(gè)存儲(chǔ)體內(nèi)的地址位數(shù)片選，存儲(chǔ)體選擇3.5并行存儲(chǔ)器2、交叉方式每個(gè)存儲(chǔ)體內(nèi)的地址位數(shù)片選，3.5并行存儲(chǔ)器3、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)

四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖3.5并行存儲(chǔ)器3、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)3.5并行存儲(chǔ)器主存被分成4個(gè)相互獨(dú)立、容量相同的模塊M0，M1，M2，M3每個(gè)模塊都有自己的讀寫(xiě)控制電路、地址寄存器和數(shù)據(jù)寄存器各自以等同的方式與CPU傳送信息如果程序段或數(shù)據(jù)塊都是連續(xù)地在主存中存取，那么將大大提高主存的訪問(wèn)速度，怎樣提高？3.5并行存儲(chǔ)器主存被分成4個(gè)相互獨(dú)立、容量相同的模塊M思考你覺(jué)得采用什么樣的機(jī)制能提高內(nèi)存數(shù)據(jù)訪問(wèn)效率？

分時(shí)使用數(shù)據(jù)總線假定模塊字長(zhǎng)（存儲(chǔ)單元位數(shù)）等于數(shù)據(jù)總線寬度多模塊流水！思考你覺(jué)得采用什么樣的機(jī)制能提高內(nèi)存數(shù)據(jù)訪問(wèn)效率？分時(shí)使用數(shù)定量分析：假定模塊內(nèi)訪問(wèn)一個(gè)存儲(chǔ)單元（字）的存儲(chǔ)周期是T模塊數(shù)m總線傳送周期tT=mt定量分析：假定模塊內(nèi)訪問(wèn)一個(gè)存儲(chǔ)單元（字）的存儲(chǔ)周期是T模塊流水方式存取示意圖1時(shí)間M0M1M2M3t時(shí)間片T流水方式存取示意圖1時(shí)間M0M1M2流水方式存取示意圖2流水方式存取示意圖23.5并行存儲(chǔ)器通常在一個(gè)存儲(chǔ)器周期內(nèi)，n個(gè)存儲(chǔ)體必須分時(shí)啟動(dòng)，各變量應(yīng)該滿足關(guān)系：T=mtm=T/t，稱為交叉存取度整個(gè)存儲(chǔ)器的存取速度有望提高m倍若數(shù)據(jù)塊由連續(xù)的x個(gè)存儲(chǔ)字構(gòu)成3.5并行存儲(chǔ)器通常在一個(gè)存儲(chǔ)器周期內(nèi)，n個(gè)存儲(chǔ)體必須分例5設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。若連續(xù)讀出4個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?例5設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是：

q=64b×4=256b順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是：t2=mT=4×200ns=800ns=8×10-7st1=T+(m-1)t=200ns+3*50ns=350ns=3.5×10-7s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W2=q/t2=256b÷(8×10-7)s=320Mb/sW1=q/t1=256b÷(3.5×10-7)s=730Mb/s解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是：二模塊交叉存儲(chǔ)器舉例（略）二模塊交叉存儲(chǔ)器舉例（略）二模塊交叉存儲(chǔ)器舉例（略）二模塊交叉存儲(chǔ)器舉例（略）3.6Cache存儲(chǔ)器1、Cache功能什么是Cache？介于CPU和主存M2之間的小容量存儲(chǔ)器存取速度比主存快一般采用高速的SRAM構(gòu)成。為什么要引入Cache？解決CPU和主存之間的速度不匹配問(wèn)題Cache引入的前提:即空間局部性、時(shí)間局部性。3.6Cache存儲(chǔ)器1、Cache功能3.6Cache存儲(chǔ)器CPU和主存之間的速度差別很大時(shí)可采用兩級(jí)或多級(jí)Cache系統(tǒng)早期的一級(jí)Cache在CPU內(nèi)，二級(jí)在主板上現(xiàn)在的CPU內(nèi)帶L1Cache和L2Cache全由硬件調(diào)度，對(duì)用戶透明3.6Cache存儲(chǔ)器CPU和主存之間的速度差別很大時(shí)可采3.6Cache存儲(chǔ)器3.6Cache存儲(chǔ)器3.6Cache存儲(chǔ)器2.cache基本原理CPU與Cache之間的數(shù)據(jù)傳送是以字為單位主存與Cache之間的數(shù)據(jù)傳送是以塊為單位一個(gè)塊由若干字組成，是定長(zhǎng)的。CPU讀主存的一個(gè)字時(shí)，便把此字的內(nèi)存地址同時(shí)送給Cache和主存，Cache控制邏輯依據(jù)地址判斷此字是否在Cache中：若在，此字立即傳送給CPU否不在，則用主存讀周期把此字從主存讀出送到CPU，與此同時(shí)，把含有這個(gè)字的整個(gè)數(shù)據(jù)塊從主存讀出送到cache中。3.6Cache存儲(chǔ)器2.cache基本原理陜西師范大學(xué)-計(jì)算機(jī)組成原理-課件-白中英第5版-chp33.6Cache存儲(chǔ)器3.Cache的命中率從CPU來(lái)看，增加一個(gè)cache的目的，就是在性能上使主存的平均讀出時(shí)間盡可能接近c(diǎn)ache的讀出時(shí)間。為了達(dá)到這個(gè)目的，在所有的存儲(chǔ)器訪問(wèn)中由cache滿足CPU需要的部分應(yīng)占很高的比例，即cache的命中率應(yīng)接近于1。由于程序訪問(wèn)的局部性，實(shí)現(xiàn)這個(gè)目標(biāo)是可能的。3.6Cache存儲(chǔ)器3.Cache的命中率3.6Cache存儲(chǔ)器在一個(gè)程序執(zhí)行期間，設(shè)Nc表示cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，h定義為命中率，則有

h=Nc/（Nc+Nm)若tc表示命中時(shí)的cache訪問(wèn)時(shí)間，tm表示未命中時(shí)的主存訪問(wèn)時(shí)間，1-h表示未命中率，則cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta為：

ta=h*tc+（1-h)*tm3.6Cache存儲(chǔ)器在一個(gè)程序執(zhí)行期間，設(shè)Nc表示cac3.6Cache存儲(chǔ)器推導(dǎo)過(guò)程：ta=h*tc+（1-h)*tmta=(tc*Nc+tm*Nm)/(Nc+Nm)=(Nc/(Nc+Nm))*tc+(Nm/(Nc+Nm))*tm=h*tc+(1-h)*tm3.6Cache存儲(chǔ)器推導(dǎo)過(guò)程：ta=h*tc+（3.6Cache存儲(chǔ)器我們追求的目標(biāo)是，以較小的硬件代價(jià)使cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta越接近tc越好。設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪問(wèn)效率，則有 e=tc/ta=tc/（h*tc+（1-h）*tm） =1/（h+（1-h）*r）=1/（r+（1-r)*h）由表達(dá)式看出，為提高訪問(wèn)效率，命中率h越接近1越好，r值即tm/tc,以5—10為宜，不宜太大。命中率h與程序的行為、cache的容量、組織方式、塊的大小有關(guān)。3.6Cache存儲(chǔ)器我們追求的目標(biāo)是，以較小的硬件代價(jià)使重要公式命中率

Cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間訪問(wèn)效率Cache與內(nèi)存的速度比cccc重要公式命中率cccc例6.CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。例6.CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為19例6解：解：h=Nc/（Nc+Nm）=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95=83.3%ta=tc/e=50ns/0.833=60ns例6解：解：3.6.2主存與Cache的地址映射問(wèn)題引入：看樣子映射過(guò)程很復(fù)雜，為什么要搞個(gè)映射的事情出來(lái)？思考：CPU要取一個(gè)字，肯定要給出這個(gè)字所在內(nèi)存的地址，然后將該地址發(fā)往Cache，判斷所要取的字是否在Cache中，在就取走，不在就去內(nèi)存找。有沒(méi)有覺(jué)得哪里不對(duì)？3.6.2主存與Cache的地址映射問(wèn)題引入：用內(nèi)存地址去訪問(wèn)Cache存儲(chǔ)器！必須應(yīng)用某種方法，把主存的地址定位到Cache中的確切地址——地址映射當(dāng)cpu訪問(wèn)主存時(shí)，給出的內(nèi)存地址可轉(zhuǎn)變?yōu)閏ache地址無(wú)論選擇那種映射方式，都要把主存和cache劃分為同樣大小的“塊”。硬件實(shí)現(xiàn)，透明性用內(nèi)存地址去訪問(wèn)Cache存儲(chǔ)器！選擇哪種映射方式，要考慮：硬件是否容易實(shí)現(xiàn)地址變換的速度是否快Cache空間的利用率是否高主存裝入一塊時(shí)，發(fā)生沖突的概率以下我們介紹三種映射方法3.6.2主存與Cache的地址映射選擇哪種映射方式，要考慮：3.6.2主存與Cache的地址映先明確一個(gè)簡(jiǎn)單的情況01234567323334353637383908162432．．．．．120．．．01234．．．．．15塊編號(hào)所需位數(shù)：4位塊內(nèi)字編號(hào)所需位數(shù)：3位內(nèi)存字編號(hào)所需位數(shù)：7位127存儲(chǔ)單元塊先明確一個(gè)簡(jiǎn)單的情況0123456先明確一個(gè)簡(jiǎn)單的情況當(dāng)前知道了某個(gè)存儲(chǔ)單元的地址35，怎樣計(jì)算它所在的塊編號(hào)？因?yàn)?個(gè)存儲(chǔ)單元一個(gè)塊，所以35/8=4……3即35號(hào)存儲(chǔ)單元位于第4塊的第3號(hào)字先明確一個(gè)簡(jiǎn)單的情況當(dāng)前知道了某個(gè)存儲(chǔ)單元的地址35，怎樣計(jì)先明確一個(gè)簡(jiǎn)單的情況000010100110323334353637383900000000001000001000000110000100000．．．．．1111000．．．00000001001000110100．．．．．1111127存儲(chǔ)單元塊地址4位字地址3位先明確一個(gè)簡(jiǎn)單的情況00001010先明確一個(gè)簡(jiǎn)單的情況當(dāng)前知道了某個(gè)存儲(chǔ)單元的地址（0100011）2

（即35號(hào)），怎樣計(jì)算它所在的塊編號(hào)？因?yàn)椋?000）2個(gè)（即8個(gè)）存儲(chǔ)單元一個(gè)塊，所以0100011/1000=0100……011即（0100011）2號(hào)存儲(chǔ)單元位于第（0100）2塊的第（011）2號(hào)字所以，對(duì)于任一內(nèi)存地址：高4位：塊號(hào)低3位：字號(hào)返回四體交叉存儲(chǔ)器先明確一個(gè)簡(jiǎn)單的情況當(dāng)前知道了某個(gè)存儲(chǔ)單元的地址（0100一、全相聯(lián)的映射方式映射結(jié)構(gòu)映射方法（多對(duì)多）主存內(nèi)容可以拷貝到Cache任意行地址變換標(biāo)記實(shí)際上構(gòu)成了一個(gè)目錄表。一、全相聯(lián)的映射方式映射結(jié)構(gòu)2r行2s塊2w個(gè)：4個(gè)XXXXXXXXXX一、全相聯(lián)的映射方式內(nèi)存地址：塊號(hào)塊內(nèi)地址2r行2s塊2w個(gè)：4個(gè)XXXXXXXXXX一、全相聯(lián)的轉(zhuǎn)換公式主存地址長(zhǎng)度＝(s+w)位

塊內(nèi)尋址單元數(shù)＝2w個(gè)字

塊大?。叫写笮。?w個(gè)字

主存的塊數(shù)＝2s

標(biāo)記大?。綁K號(hào)的位數(shù)=s位

cache的行數(shù):不由地址格式確定

轉(zhuǎn)換公式0000000000000001000000100000001101011000010110010000001001011001010000001010000000100000000101011001塊地址（塊號(hào)）一、全相聯(lián)的映射方式完整內(nèi)存地址11111111000000000000000100000010000000一、全相聯(lián)的映射方式映射檢索過(guò)程1、將地址分為兩部分（塊號(hào)和字），在內(nèi)存塊寫(xiě)入Cache時(shí)，同時(shí)寫(xiě)入塊號(hào)標(biāo)記；2、CPU給出訪問(wèn)地址后，也將地址分為兩部分（塊號(hào)和字），比較電路塊號(hào)與Cache表中的標(biāo)記進(jìn)行比較，相同表示命中，訪問(wèn)相應(yīng)單元；如果沒(méi)有命中訪問(wèn)內(nèi)存，CPU直接訪問(wèn)內(nèi)存，并將被訪問(wèn)內(nèi)存的相對(duì)應(yīng)塊寫(xiě)入Cache。一、全相聯(lián)的映射方式映射檢索過(guò)程一、全相聯(lián)的映射方式什么是相聯(lián)存儲(chǔ)器？也叫關(guān)聯(lián)存儲(chǔ)器（associativememory)、按內(nèi)容訪問(wèn)存儲(chǔ)器（contentaddressedmemory)或簡(jiǎn)稱為T(mén)LB(TranslationLookasideBuffer)它是一種不根據(jù)地址而是根據(jù)存儲(chǔ)內(nèi)容來(lái)進(jìn)行存取的存儲(chǔ)器,可以實(shí)現(xiàn)快速地查找快表寫(xiě)入信息時(shí)按順序?qū)懭?，不需要地址。讀出時(shí)，要求中央處理單元給出一個(gè)相聯(lián)關(guān)鍵字，用它和存儲(chǔ)器中所有單元中的一部分信息進(jìn)行比較，若它們相等，則將此單元中余下的信息讀出。這是實(shí)現(xiàn)存儲(chǔ)器并行操作的一種有效途徑，特別適合于信息的檢索和更新。一、全相聯(lián)的映射方式什么是相聯(lián)存儲(chǔ)器？一、全相聯(lián)的映射方式特點(diǎn)：優(yōu)點(diǎn)：沖突概率小，Cache的利用高。缺點(diǎn)：比較電路實(shí)現(xiàn)成本高，需要一個(gè)訪問(wèn)速度很快代價(jià)高的相聯(lián)存儲(chǔ)器應(yīng)用場(chǎng)合：適用于小容量的Cache看動(dòng)畫(huà)片一、全相聯(lián)的映射方式特點(diǎn)：二、直接映射方式1、映射方法（一對(duì)多）如：i=jmodm主存第j塊內(nèi)容拷貝到Cache的i行一般j和m都是2N級(jí)

[例]cache容量16行，主存容量256塊（塊與行容量相等），則塊2，18，34…..242等都存放在cache的地址2內(nèi)，如果第一次2在cache中，下次訪問(wèn)34內(nèi)容，則不管cache其他位置的內(nèi)容訪問(wèn)情況，都會(huì)引起2塊內(nèi)容的替換。二、直接映射方式1、映射方法（一對(duì)多）如：二、直接映射方式映射結(jié)構(gòu)二、直接映射方式映射結(jié)構(gòu)

轉(zhuǎn)換公式主存地址長(zhǎng)度＝(s+w)位

尋址單元數(shù)＝2s+w個(gè)字

塊大小＝行大?。?w個(gè)字

主存的塊數(shù)＝2s

cache的行數(shù)＝m＝2r

標(biāo)記大?。?s-r)位

轉(zhuǎn)換公式二、直接映射方式映射檢索過(guò)程000000000000000100000010000000110101100001011001010110110101101001011111010000001011010111100101011塊號(hào)藍(lán)色：行號(hào)；綠色：字地址Cache地址000Cache地址010Cache地址111二、直接映射方式映射檢索過(guò)程0000000000000001內(nèi)存地址各段涵義分析：tag，標(biāo)記行號(hào)，Cache行地址塊內(nèi)地址，字地址內(nèi)存地址塊地址，塊號(hào)內(nèi)存地址各段涵義分析：tag，行號(hào)，Cache行地址塊內(nèi)地址二、直接映射方式基本原理利用行號(hào)選擇相應(yīng)行；把行標(biāo)記與CPU訪問(wèn)地址進(jìn)行比較，相同表示命中，訪問(wèn)Cache；如果沒(méi)有命中，訪問(wèn)內(nèi)存，并將相應(yīng)塊寫(xiě)入Cache二、直接映射方式基本原理二、直接映射方式特點(diǎn)優(yōu)點(diǎn)：比較電路少m倍線路，所以硬件實(shí)現(xiàn)簡(jiǎn)單，Cache地址為主存塊地址的低若干位，不需變換。缺點(diǎn)：沖突概率高（易抖動(dòng)，頻繁交換）應(yīng)用場(chǎng)合適合大容量Cache二、直接映射方式特點(diǎn)

思考兩種映射方式的優(yōu)缺點(diǎn)全相聯(lián)檢索成本高直接映射換出換入機(jī)制有缺陷能否折中？

思考兩種映射方式的優(yōu)缺點(diǎn)全相聯(lián)檢索成本高三、組相聯(lián)映射方式前兩者的組合Cache分組，組間采用直接映射方式，組內(nèi)采用全相聯(lián)的映射方式Cache分組U，組內(nèi)容量V，即U組V行三、組相聯(lián)映射方式前兩者的組合映射方法（一對(duì)多）q=jmodu主存第j塊內(nèi)容拷貝到Cache的q組中的某行地址變換設(shè)主存內(nèi)塊地址x，看是不是在cache中，先計(jì)算組號(hào)y=xmodu，則在y組中查找映射方法（一對(duì)多）三、組相聯(lián)映射方式分析：比全相聯(lián)容易實(shí)現(xiàn)，沖突低v=1，則為直接相聯(lián)映射方式u=1，則為全相聯(lián)映射方式v的取值一般比較小，一般是2的冪，稱之為v路組相聯(lián)cache.三、組相聯(lián)映射方式分析：比全相聯(lián)容易實(shí)現(xiàn)，沖突低三、組相聯(lián)映射方式轉(zhuǎn)換公式主存地址長(zhǎng)度＝(s+w)位

尋址單元數(shù)＝2s+w個(gè)字

塊大?。叫写笮。?w個(gè)字

主存的塊數(shù)＝2s

每組的行數(shù)＝v

cache的行數(shù)＝uv

組號(hào)的位數(shù)為d2d＝u

（注意本行勘誤）

標(biāo)記大?。?s-d)位

三、組相聯(lián)映射方式轉(zhuǎn)換公式三、組相聯(lián)映射方式U組V行三、組相聯(lián)映射方式U組V行三、組相聯(lián)映射方式000000000000000100000010000000110101100001011001111111110101101001011000110000001001001011000000010110000000010110塊號(hào)藍(lán)色：組號(hào)；綠色：字地址三、組相聯(lián)映射方式000000000000000100000三、組相聯(lián)映射方式內(nèi)存地址各段涵義分析：播放三種映射方式下的演示動(dòng)畫(huà)tag，標(biāo)記組號(hào)，Cache組地址塊內(nèi)地址，字地址內(nèi)存地址塊地址，塊號(hào)三、組相聯(lián)映射方式內(nèi)存地址各段涵義分析：tag，組號(hào)，Ca三、組相聯(lián)映射方式特點(diǎn)V路比較器較易實(shí)現(xiàn)塊在組中存放有一定靈活性，沖突較少是全相聯(lián)映射和直接映射方法的折衷應(yīng)用場(chǎng)合因兼顧了二者優(yōu)點(diǎn)又盡量避免了缺點(diǎn)，被普遍使用三、組相聯(lián)映射方式特點(diǎn)行號(hào)行號(hào)典型例題主存典型例題主存例9：有一個(gè)存儲(chǔ)體系，主存容量1MB，字長(zhǎng)1B，塊大小16B，Cache容量64KB。若Cache采用全相聯(lián)映射，對(duì)內(nèi)存地址（F0010）H給出相應(yīng)的標(biāo)記和字號(hào)。注意勘誤：教材上該題目疏漏多，注意糾正。例9：注意勘誤：教材上該題目疏漏多，注意糾正。解：塊大小=行大小=24字節(jié)w=4主存尋址單元數(shù)1M=220S+w=20位，s=16位主存的塊數(shù)216

，標(biāo)記大小s=16位主存格式主存地址（F0010）16=（11110000000000010000）2對(duì)應(yīng)的標(biāo)記=1111000000000001字號(hào)=0000標(biāo)記s字號(hào)w16位4位解：標(biāo)記s字號(hào)w16位4位過(guò)渡段終于說(shuō)完了為什么要映射及怎樣完成映射有一個(gè)仍然未被解決的問(wèn)題：CPU訪問(wèn)Cache未命中發(fā)生后，要把內(nèi)存中的塊放入Cache，多次放入導(dǎo)致cache滿了怎么辦？需要新的塊覆蓋舊的塊，即替換。覆蓋掉哪個(gè)塊？依照什么策略替換？過(guò)渡段終于說(shuō)完了為什么要映射及怎樣完成映射3.6.3替換策略LFU（最不經(jīng)常使用，LeastFrequentlyUsed）：被訪問(wèn)的行計(jì)數(shù)器增加1，換值小的行，不能反映近期cache的訪問(wèn)情況，LRU（近期最少使用，LeastRecentlyUsed）：被訪問(wèn)的行計(jì)數(shù)器置0，其他的計(jì)數(shù)器增加1，換值大的行，符合cache的工作原理隨機(jī)替換：隨機(jī)替換策略實(shí)際上是不要什么算法，從特定的行位置中隨機(jī)地選取一行換出即可。這種策略在硬件上容易實(shí)現(xiàn)，且速度也比前兩種策略快。缺點(diǎn)是隨意換出的數(shù)據(jù)很可能馬上又要使用，從而降低命中率和cache工作效率。但這個(gè)不足隨著cache容量增大而減小。隨機(jī)替換策略的功效只是稍遜于前兩種策略。3.6.3替換策略LFU（最不經(jīng)常使用，LeastFreq3.6.3替換策略例子：設(shè)cache有1、2、3、4共4個(gè)行，a、b、c、d等為主存中的塊,訪問(wèn)順序一次如下：a、b、c、d、b、b、c、c、d、d、a,下次若要再訪問(wèn)e塊。

問(wèn)，采用LFU和LRU算法替換結(jié)果是不是相同？

3.6.3替換策略例子：設(shè)cache有1、2、3、4共4個(gè)行

LFU（最不經(jīng)常使用）LRU（近期最少使用）

說(shuō)明1行2行3行4行說(shuō)明1行2行3行4行aa進(jìn)入1000a進(jìn)入0111bb進(jìn)入1100b進(jìn)入1022cc進(jìn)入1110c進(jìn)入2103dd進(jìn)入1111d進(jìn)入3210b命中1211命中4021b命中1311命中5032c命中1321命中6103c命中1331命中7204d命中1332命中8310d命中1333命中9420a命中2333命中0531e替換a1000替換b1042

LFU（最不經(jīng)常使用）LRU（近期最少使用）

說(shuō)明1行2行3.6.4寫(xiě)操作策略現(xiàn)在，弄明白了在Cache行滿時(shí)，怎樣實(shí)現(xiàn)新塊替換舊塊。再思考：前面講cache的作用時(shí)多用的例子是cpu從內(nèi)存讀數(shù)據(jù)的情形試想，如果是cpu要給內(nèi)存寫(xiě)數(shù)據(jù)是什么情況？3.6.4寫(xiě)操作策略現(xiàn)在，弄明白了在Cache行滿時(shí)，怎樣實(shí)3.6.4寫(xiě)操作策略思考CPU寫(xiě)入內(nèi)存時(shí)，cache命中的情況？由于cache的內(nèi)容只是主存部分內(nèi)容的拷貝，它應(yīng)當(dāng)與主存內(nèi)容保持一致。而CPU對(duì)cache的寫(xiě)入更改了cache的內(nèi)容。如何與主存內(nèi)容保持一致，可選用三種寫(xiě)操作策略。3.6.4寫(xiě)操作策略思考CPU寫(xiě)入內(nèi)存時(shí)，cache命中的情3.6.4寫(xiě)操作策略寫(xiě)回法：換出時(shí)，對(duì)行的修改位進(jìn)行判斷，決定是寫(xiě)回還是舍掉。全寫(xiě)法：寫(xiě)命中時(shí)，Cache與內(nèi)存一起寫(xiě)寫(xiě)一次法：與寫(xiě)回法一致，但是第一次Cache命中時(shí)采用全寫(xiě)法。3.6.4寫(xiě)操作策略寫(xiě)回法：換出時(shí)，對(duì)行的修改位進(jìn)行判斷，決3.6.5PentiumPC的Cache（略）1、主要包括四個(gè)部分：取指/譯碼單元：順序從L2cache中取程序指令，將它們譯成一系列的微指令，并存入L1指令cache中。亂序執(zhí)行邏輯：依據(jù)數(shù)據(jù)相關(guān)性和資源可用性，調(diào)度微指令的執(zhí)行，因而微指令可按不同于所取機(jī)器指令流的順序被調(diào)度執(zhí)行。執(zhí)行單元：它執(zhí)行微指令，從L1數(shù)據(jù)cache中取所需數(shù)據(jù)，并在寄存器組中暫存運(yùn)算結(jié)果。存儲(chǔ)器子系統(tǒng)：這部分包括L2cache、L3cache和系統(tǒng)總線。當(dāng)L1、L2cache未命中時(shí)，使用系統(tǒng)總線訪問(wèn)主存。系統(tǒng)總線還用于訪問(wèn)I/O資源。 不同于所有先前Pentium模式和大多數(shù)處理器所采用的結(jié)構(gòu)，Pentium4的指令cache位于指令譯碼邏輯和執(zhí)行部件之間。其設(shè)計(jì)理念是：Pentium4將機(jī)器指令譯成由微指令組成的簡(jiǎn)單RISC類指令，而使用簡(jiǎn)單定長(zhǎng)的微指令可允許采用超標(biāo)量流水線和調(diào)度技術(shù)，從而增強(qiáng)機(jī)器的性能。3.6.5PentiumPC的Cache（略）1、主3.6.5PentiumPC的Cache基本原理見(jiàn)下圖3.6.5PentiumPC的Cache基本原理見(jiàn)下圖3.6.5PentiumPC的Cache2級(jí)cache結(jié)構(gòu)L2內(nèi)容是主存的子集L1內(nèi)容是L2的子集L1分成8K的指令cache和8K的數(shù)據(jù)cache指令cache是單端口256位，只讀數(shù)據(jù)cache是雙端口（每個(gè)32位），讀寫(xiě)，采用2路組相聯(lián)結(jié)構(gòu)128組*2行/組*32字節(jié)/行=8KB字節(jié)3.6.5PentiumPC的Cache2級(jí)cache3.6.5PentiumPC的Cache存儲(chǔ)器讀寫(xiě)總線周期256為猝發(fā)式傳送64位傳送數(shù)據(jù)一致性的保持L1采用寫(xiě)一次法L2采用寫(xiě)回法3.6.5PentiumPC的Cache存儲(chǔ)器讀寫(xiě)總線3.6.7使用多級(jí)Cache減少缺失損失自學(xué)3.6.7使用多級(jí)Cache減少缺失損失自學(xué)3.7虛擬存儲(chǔ)器說(shuō)明：該部分內(nèi)容將在《操作系統(tǒng)》課程中用完整一章詳細(xì)介紹，本課僅簡(jiǎn)單引入。3.7虛擬存儲(chǔ)器說(shuō)明：3.7虛擬存儲(chǔ)器1.先看什么是實(shí)地址與虛地址用戶編制程序時(shí)使用的地址稱為虛地址或邏輯地址，其對(duì)應(yīng)的存儲(chǔ)空間稱為虛存空間或邏輯地址空間；而計(jì)算機(jī)物理內(nèi)存的訪問(wèn)地址則稱為實(shí)地址或物理地址，其對(duì)應(yīng)的存儲(chǔ)空間稱為物理存儲(chǔ)空間或主存空間。程序進(jìn)行虛地址到實(shí)地址轉(zhuǎn)換的過(guò)程稱為程序的再定位。3.7虛擬存儲(chǔ)器1.先看什么是實(shí)地址與虛地址3.7虛擬存儲(chǔ)器程序運(yùn)行或者數(shù)據(jù)處理需要將相關(guān)信息流從輔助存儲(chǔ)器調(diào)入內(nèi)存問(wèn)題是：如果信息流容量大于內(nèi)存容量怎么處理？多用戶的多任務(wù)共享內(nèi)存時(shí)，怎樣編制分配內(nèi)存？解決辦法：編程時(shí)不考慮實(shí)地址，運(yùn)行時(shí)只調(diào)入正在運(yùn)行或?qū)⒁\(yùn)行的信息流。3.7虛擬存儲(chǔ)器程序運(yùn)行或者數(shù)據(jù)處理需要將相關(guān)信息流從輔助存3.7虛擬存儲(chǔ)器2.虛存訪問(wèn)過(guò)程：虛存空間用戶程序按照虛地址編程并存放于輔存之中。動(dòng)態(tài)運(yùn)行時(shí)，判斷：虛地址對(duì)應(yīng)部分是否在內(nèi)存？若在：地址轉(zhuǎn)換不在：從輔存中調(diào)入3.7虛擬存儲(chǔ)器2.虛存訪問(wèn)過(guò)程：3.7虛擬存儲(chǔ)器存在兩種情況：虛地址空間遠(yuǎn)大于實(shí)地址空間：提高存儲(chǔ)容量，小內(nèi)存載入大程序。虛地址空間遠(yuǎn)小于實(shí)地址空間：多用戶、多任務(wù)，地址變換。虛存機(jī)制功能：應(yīng)用程序可以透明地使用整個(gè)虛存空間主存命中率高時(shí)，虛存訪問(wèn)時(shí)間接近主存3.7虛擬存儲(chǔ)器存在兩種情況：3.7虛擬存儲(chǔ)器虛存是概念模型，不是實(shí)物對(duì)系統(tǒng)程序不透明對(duì)應(yīng)用程序透明虛存能有效提高存儲(chǔ)體系性能Cache主存輔存Cache-主存訪問(wèn)機(jī)制主存-輔存訪問(wèn)機(jī)制3.7虛擬存儲(chǔ)器虛存是概念模型，不是實(shí)物Cache主存輔存C3.7虛擬存儲(chǔ)器3.兩種機(jī)制的異同：出發(fā)點(diǎn)相同：提高存儲(chǔ)系統(tǒng)性能原理相同：局部性原理側(cè)重點(diǎn)不同：前者：速度差異；后者：容量、分配、保護(hù)等數(shù)據(jù)通路不通：前者：有直接通路；后者：只能訪主存3.7虛擬存儲(chǔ)器3.兩種機(jī)制的異同：3.7虛擬存儲(chǔ)器透明性不同：前者：由硬件完成，均透明；后者：硬件軟件完成，僅對(duì)用戶程序透明未命中損失不同：前者：未命中時(shí)間損失小后者：未命中時(shí)間損失大3.7虛擬存儲(chǔ)器透明性不同：3.7虛擬存儲(chǔ)器4.虛存機(jī)制要解決的關(guān)鍵問(wèn)題調(diào)度問(wèn)題：哪些程序、數(shù)據(jù)調(diào)入主存？地址映射問(wèn)題：內(nèi)外地址變換替換問(wèn)題：哪些被覆蓋或者調(diào)出更新問(wèn)題：主存、輔存內(nèi)容一致性3.7虛擬存儲(chǔ)器4.虛存機(jī)制要解決的關(guān)鍵問(wèn)題3.7虛擬存儲(chǔ)器不同的虛擬存儲(chǔ)器機(jī)制頁(yè)式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器段頁(yè)式虛擬存儲(chǔ)器不同的替換算法：FIFOLRULFU3.7虛擬存儲(chǔ)器不同的虛擬存儲(chǔ)器機(jī)制3.8奔騰系列機(jī)的虛存組織略3.8奔騰系列機(jī)的虛存組織略本章小結(jié)對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低。為了解決了這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即cache、主存和外存。內(nèi)存儲(chǔ)器的技術(shù)指標(biāo)有存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬。SRAM、DRAM及ROM的相關(guān)特性。本章小結(jié)對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低。本章小結(jié)為提高內(nèi)存使用效率有三種解決方法：研究新的內(nèi)存材料技術(shù)使用并行技術(shù)：雙端口存儲(chǔ)器（空間并行）多