數(shù)字電路數(shù)字電子知識(shí)點(diǎn)匯總(精華版)

PAGEPAGE39數(shù)字電路知識(shí)點(diǎn)匯總第1章數(shù)字邏輯概論一、進(jìn)位計(jì)數(shù)制1.十進(jìn)制與二進(jìn)制數(shù)的轉(zhuǎn)換2.二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換3.二進(jìn)制數(shù)與16進(jìn)制數(shù)的轉(zhuǎn)換二、基本邏輯門電路第2章邏輯代數(shù)表示邏輯函數(shù)的方法，歸納起來有：真值表，函數(shù)表達(dá)式，卡諾圖，邏輯圖及波形圖等幾種。一、邏輯代數(shù)的基本公式和常用公式1）常量與變量的關(guān)系Ａ+0＝Ａ與ＡEQＡＡ+1＝1與EQEQ＝1與＝02）與普通代數(shù)相運(yùn)算規(guī)律a.交換律：Ａ+Ｂ＝Ｂ+Ａb.結(jié)合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）c.分配律：＝）3）邏輯函數(shù)的特殊規(guī)律a.同一律：Ａ+Ａ+Ａb.摩根定律：，b.關(guān)于否定的性質(zhì)Ａ＝二、邏輯函數(shù)的基本規(guī)則代入規(guī)則在任何一個(gè)邏輯等式中，如果將等式兩邊同時(shí)出現(xiàn)某一變量Ａ的地方，都用一個(gè)函數(shù)Ｌ表示，則等式仍然成立，這個(gè)規(guī)則稱為代入規(guī)則例如：可令Ｌ＝則上式變成＝三、邏輯函數(shù)的：——公式化簡(jiǎn)法公式化簡(jiǎn)法就是利用邏輯函數(shù)的基本公式和常用公式化簡(jiǎn)邏輯函數(shù)，通常，我們將邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)的與—或表達(dá)式1）合并項(xiàng)法：利用Ａ+EQ或EQ,將二項(xiàng)合并為一項(xiàng)，合并時(shí)可消去一個(gè)變量例如：Ｌ＝2）吸收法利用公式，消去多余的積項(xiàng)，根據(jù)代入規(guī)則可以是任何一個(gè)復(fù)雜的邏輯式例如化簡(jiǎn)函數(shù)Ｌ＝解：先用摩根定理展開：＝再用吸收法Ｌ＝＝＝＝＝3）消去法利用消去多余的因子例如，化簡(jiǎn)函數(shù)Ｌ＝解：Ｌ＝＝＝＝===4)配項(xiàng)法利用公式將某一項(xiàng)乘以（），即乘以1，然后將其折成幾項(xiàng)，再與其它項(xiàng)合并。例如：化簡(jiǎn)函數(shù)Ｌ＝解：Ｌ＝＝＝＝＝＝2.應(yīng)用舉例將下列函數(shù)化簡(jiǎn)成最簡(jiǎn)的與－或表達(dá)式1）Ｌ＝2)L=3)L=解：1）Ｌ＝＝=====2)L=====3)L===＝=＝四、邏輯函數(shù)的化簡(jiǎn)—卡諾圖化簡(jiǎn)法：卡諾圖是由真值表轉(zhuǎn)換而來的，在變量卡諾圖中，變量的取值順序是按循環(huán)碼進(jìn)行排列的，在與—或表達(dá)式的基礎(chǔ)上，畫卡諾圖的步驟是：1.畫出給定邏輯函數(shù)的卡諾圖，若給定函數(shù)有個(gè)變量，表示卡諾圖矩形小方塊有個(gè)。2.在圖中標(biāo)出給定邏輯函數(shù)所包含的全部最小項(xiàng)，并在最小項(xiàng)內(nèi)填1，剩余小方塊填0.用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本步驟：1.畫出給定邏輯函數(shù)的卡諾圖2.合并邏輯函數(shù)的最小項(xiàng)3.選擇乘積項(xiàng)，寫出最簡(jiǎn)與—或表達(dá)式選擇乘積項(xiàng)的原則：①它們?cè)诳ㄖZ圖的位置必須包括函數(shù)的所有最小項(xiàng)②選擇的乘積項(xiàng)總數(shù)應(yīng)該最少③每個(gè)乘積項(xiàng)所包含的因子也應(yīng)該是最少的例1.用卡諾圖化簡(jiǎn)函數(shù)Ｌ＝解：1.畫出給定的卡諾圖2.選擇乘積項(xiàng)：Ｌ＝例2.用卡諾圖化簡(jiǎn)Ｌ＝解：1.畫出給定4變量函數(shù)的卡諾圖2.選擇乘積項(xiàng)設(shè)到最簡(jiǎn)與—或表達(dá)式Ｌ＝例3.用卡諾圖化簡(jiǎn)邏輯函數(shù)Ｌ＝解：1.畫出4變量卡諾圖2.選擇乘積項(xiàng)，設(shè)到最簡(jiǎn)與—或表達(dá)式Ｌ＝第3章邏輯門電路門電路是構(gòu)成各種復(fù)雜集成電路的基礎(chǔ)，本章著重理解TTL和CMOS兩類集成電路的外部特性：輸出與輸入的邏輯關(guān)系，電壓傳輸特性。1.TTL與CMOS的電壓傳輸特性開門電平—保證輸出為額定低電平時(shí)所允許的最小輸入高電平值在標(biāo)準(zhǔn)輸入邏輯時(shí)，＝1.8Ｖ關(guān)門—保證輸出額定高電平90%的情況下，允許的最大輸入低電平值，在標(biāo)準(zhǔn)輸入邏輯時(shí)，＝0.8Ｖ—為邏輯0的輸入電壓典型值＝0.3Ｖ—為邏輯１的輸入電壓典型值＝3.0Ｖ—為邏輯１的輸出電壓典型值＝3.5Ｖ—為邏輯0的輸出電壓典型值＝0.3Ｖ對(duì)于TTL：這些臨界值為，,低電平噪聲容限：高電平噪聲容限：例：74ＬＳ00的它的高電平噪聲容限＝3－1.8＝1.2Ｖ它的低電平噪聲容限＝0.8－0.3＝0.5Ｖ2.TTL與COMS關(guān)于邏輯0和邏輯1的接法74ＨＣ00為CMOS與非門采用+5Ｖ電源供電，輸入端在下面四種接法下都屬于邏輯0①輸入端接地②輸入端低于1.5Ｖ的電源③輸入端接同類與非門的輸出電壓低于0.1Ｖ④輸入端接10電阻到地74LS00為TTL與非門，采用+5Ｖ電源供電，采用下列4種接法都屬于邏輯1①輸入端懸空②輸入端接高于2Ｖ電壓③輸入端接同類與非門的輸出高電平3.6Ｖ④輸入端接10電阻到地第4章組合邏輯電路一、組合邏輯電路的設(shè)計(jì)方法根據(jù)實(shí)際需要，設(shè)計(jì)組合邏輯電路基本步驟如下：1.邏輯抽象①分析設(shè)計(jì)要求，確定輸入、輸出信號(hào)及其因果關(guān)系②設(shè)定變量，即用英文字母表示輸入、輸出信號(hào)③狀態(tài)賦值，即用0和1表示信號(hào)的相關(guān)狀態(tài)④列真值表，根據(jù)因果關(guān)系，將變量的各種取值和相應(yīng)的函數(shù)值用一張表格一一列舉，變量的取值順序按二進(jìn)制數(shù)遞增排列。2.化簡(jiǎn)①輸入變量少時(shí)，用卡諾圖②輸入變量多時(shí)，用公式法3.寫出邏輯表達(dá)式，畫出邏輯圖①變換最簡(jiǎn)與或表達(dá)式，得到所需的最簡(jiǎn)式②根據(jù)最簡(jiǎn)式，畫出邏輯圖例，設(shè)計(jì)一個(gè)8421BCD檢碼電路，要求當(dāng)輸入量ABCD<3或>7時(shí)，電路輸出為高電平，試用最少的與非門實(shí)現(xiàn)該電路。解：1.邏輯抽象①分由題意，輸入信號(hào)是四位8421ＢＣＤ碼為十進(jìn)制，輸出為高、低電平；②設(shè)輸入變量為DCBA，輸出變量為Ｌ；③狀態(tài)賦值及列真值表由題意，輸入變量的狀態(tài)賦值及真值表如下表所示。2.化簡(jiǎn)由于變量個(gè)數(shù)較少，幫用卡諾圖化簡(jiǎn)3.寫出表達(dá)式經(jīng)化簡(jiǎn)，得到4.畫出邏輯圖二、用組合邏輯集成電路構(gòu)成函數(shù)①74LS151的邏輯圖如右圖圖中，為輸入使能端，低電平有效為地址輸入端，為數(shù)據(jù)選擇輸入端，、互非的輸出端，其菜單如下表。＝=其中為的最小項(xiàng)為數(shù)據(jù)輸入當(dāng)＝1時(shí)，與其對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)當(dāng)＝0時(shí)，與其對(duì)應(yīng)的最小項(xiàng)則不會(huì)出現(xiàn)利用這一性質(zhì)，將函數(shù)變量接入地址選擇端，就可實(shí)現(xiàn)組合邏輯函數(shù)。②利用入選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)解：1）將已知函數(shù)變換成最小項(xiàng)表達(dá)式Ｌ＝＝＝2)將轉(zhuǎn)換成74LS151對(duì)應(yīng)的輸出形式=在表達(dá)式的第1項(xiàng)中為反變量，Ｂ、Ｃ為原變量，故＝011在表達(dá)式的第２項(xiàng)，中A、C為反變量，為原變量，故＝101同理=111=110這樣Ｌ＝將74LS151中m取1即＝1取0，即＝0由此畫出實(shí)現(xiàn)函數(shù)Ｌ＝的邏輯圖如下圖示。第5章鎖存器和觸發(fā)器一、觸發(fā)器分類：基本R-S觸發(fā)器、同步RS觸發(fā)器、同步Ｄ觸發(fā)器、主從R-S觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器{上升沿觸發(fā)器（Ｄ觸發(fā)器、JK觸發(fā)器）、下降沿觸發(fā)器（Ｄ觸發(fā)器、JK觸發(fā)器）二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、狀態(tài)圖及時(shí)序圖。對(duì)于第5章表示邏輯功能常用方法有特性表，特性方程及時(shí)序圖對(duì)于第6章上述5種方法其本用到。三、各種觸發(fā)器的邏輯符號(hào)、功能及特性方程1.基本R-S觸發(fā)器邏輯符號(hào)邏輯功能特性方程：若，則若，則（約束條件）若，則若，則＝1（不允許出現(xiàn)）2.同步RS觸發(fā)器（CP＝1期間有效）若，則（約束條件）若，則若，則若，則＝1處于不穩(wěn)定狀態(tài)3.同步Ｄ觸發(fā)器特性方程(CP=1期間有效)4.主從R-S觸發(fā)器特性方程(作用后)約束條件邏輯功能若，CP作用后，若，CP作用后，若，CP作用后，若，CP作用后，處于不穩(wěn)定狀態(tài)Note:CP作用后指ＣＰ由0變?yōu)?，再由1變?yōu)?時(shí)5.主從JK觸發(fā)器特性方程為：(CP作用后)邏輯功能若，CP作用后，若，CP作用后，若，CP作用后，(保持)若，CP作用后，(翻轉(zhuǎn))7.邊沿觸發(fā)器邊沿觸發(fā)器指觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)在CP產(chǎn)生跳變時(shí)刻發(fā)生，邊沿觸發(fā)器分為：上升沿觸發(fā)和下降沿觸發(fā)1）邊沿Ｄ觸發(fā)器①上升沿Ｄ觸發(fā)器其特性方程(CP上升沿到來時(shí)有效)②下降沿Ｄ觸發(fā)器其特性方程(CP下降沿到來時(shí)有效)2）邊沿JK觸發(fā)器①上升沿JK觸發(fā)器其特性方程(CP上升沿到來時(shí)有效)②下降沿JK觸發(fā)器其特性方程(CP下降沿到來時(shí)有效)3）Ｔ觸發(fā)器①上升沿Ｔ觸發(fā)器其特性方程(CP上升沿到來時(shí)有效)②下降沿Ｔ觸發(fā)器其特性方程:(CP下降沿到來時(shí)有效)例：設(shè)圖Ａ所示電路中，已知Ａ端的波形如圖Ｂ所示，試畫出Ｑ及Ｂ端波形，設(shè)觸發(fā)器初始狀態(tài)為0.由于所用觸發(fā)器為下降沿觸發(fā)的Ｄ觸發(fā)器，其特性方程為＝(CP下降沿到來時(shí))Ｂ=CP＝時(shí)刻之前，＝0，Ａ＝0CP=B=00=0時(shí)刻到來時(shí)，Ａ＝1CP=B=10=1不變時(shí)刻到來時(shí)Ａ＝0，，故B=CP=0，當(dāng)CP由1變?yōu)?時(shí)，＝＝1當(dāng)1，而A=0CP=1時(shí)刻到來時(shí)，A=1，CP=A=0當(dāng)CP＝0時(shí)，＝0當(dāng)時(shí)，由于A=1，故CP=A=1圖Ａ圖Ｂ若電路如圖C所示，設(shè)觸發(fā)器初始狀態(tài)為0，C的波形如圖D所示,試畫出Ｑ及Ｂ端的波形當(dāng)特性方程＝（CP下降沿有效）時(shí)刻之前，A=0,Q=0,CP=B=時(shí)刻到來時(shí)Ａ＝1，故CP=B=當(dāng)CP由1變?yōu)?時(shí)，＝1當(dāng)＝1時(shí)，由于A=1,故CP＝，不變時(shí)刻到來時(shí)，Ａ＝0，＝1，故CP=B=此時(shí)，CP由1變?yōu)?時(shí)，＝0當(dāng)＝0時(shí)，由于Ａ＝0故CP=00=1時(shí)刻到來時(shí)，由于A=1，而＝0，故CP＝當(dāng)CP由1變?yōu)?時(shí)，＝1當(dāng)Ｑ＝1時(shí)，由于Ａ＝1，故ＣＰ＝Ｂ＝圖C圖D例：試寫出如圖示電路的特性方程，并畫出如圖示給定信號(hào)CP、Ａ、Ｂ作用下Ｑ端的波形，設(shè)觸發(fā)器的初始狀態(tài)為0.解：由題意該觸發(fā)器為下降沿觸發(fā)器JK觸發(fā)器其特性方程

（CP下降沿到來時(shí)有效）其中由JK觸發(fā)器功能：J=1,K=0CP作用后1J=0,K=0CP作用后0J=0,K=0CP作用后J=1,K=1CP作用后第6章時(shí)序邏輯電路分類一、時(shí)序邏輯電路分類時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路，時(shí)序邏輯電路通常由組合邏輯電路和存貯電路兩部分組成。二、同步時(shí)序電路分析分析步驟：①確定電路的組成部分②確定存貯電路的即刻輸入和時(shí)序電路的即刻輸出邏輯式③確定電路的次態(tài)方程④列出電路的特性表和驅(qū)動(dòng)表⑤由特性表和驅(qū)動(dòng)表畫出狀態(tài)轉(zhuǎn)換圖⑥電路特性描述。例：分析如下圖示同步時(shí)序電路的邏輯功能解：①確定電路的組成部分該電路由2個(gè)上升沿觸發(fā)的T觸發(fā)器和兩個(gè)與門電路組成的時(shí)序電路②確定存貯電路的即刻輸入和時(shí)序電路的即刻輸出存貯電路的即刻輸入：對(duì)于：對(duì)于：時(shí)序電路的即刻輸出：③確定電路的狀態(tài)方程對(duì)于：對(duì)于：④列出狀態(tài)表和真值表由于電路有2個(gè)觸發(fā)器，故可能出現(xiàn)狀態(tài)分別為00、01、10、11設(shè)⑤電路狀態(tài)圖為⑥電路的特性描述由狀態(tài)圖，該電路是一個(gè)可控模4加法計(jì)數(shù)器，當(dāng)A=1時(shí)，在CP上升沿到來后電路狀態(tài)值加1，一旦計(jì)數(shù)到11狀態(tài)，Y=1，電路狀態(tài)在下一個(gè)CP上升沿加到00，輸出信號(hào)Y下降沿可用于觸發(fā)器進(jìn)位操作，當(dāng)A=0時(shí)停止計(jì)數(shù)。例：試分析下圖示電路的邏輯功能解：①確定電路的組成部分該電路由3個(gè)上升沿觸發(fā)的D觸發(fā)器組成②確定電路的太方程對(duì)于：（CP上升沿到來有效）對(duì)于：（CP上升沿到來有效）對(duì)于：（CP上升沿到來有效）③列出狀態(tài)轉(zhuǎn)換真值表④由狀態(tài)表轉(zhuǎn)換真值表畫出如下圖示狀態(tài)圖、、、、、這6個(gè)狀態(tài)，形成了主循環(huán)電路，、為無效循環(huán)⑤邏輯功能分析由狀態(tài)圖可以看出，此電路正常工作時(shí)，每經(jīng)過6個(gè)時(shí)鐘脈沖作用后，電路的狀態(tài)循環(huán)一次，因此該電路為六進(jìn)制計(jì)數(shù)器，電路中有2個(gè)無效狀態(tài)，構(gòu)成無效循環(huán)，它們不能自動(dòng)回到主循環(huán)，故電路沒有自啟動(dòng)能力。三、同步時(shí)序電路設(shè)計(jì)同步時(shí)序設(shè)計(jì)一般按如下步驟進(jìn)行：1）根據(jù)設(shè)計(jì)要求畫出狀態(tài)邏輯圖；2）狀態(tài)化簡(jiǎn)；3）狀態(tài)分配；4）選定觸發(fā)器的類型，求輸出方程、狀態(tài)方程和驅(qū)動(dòng)方程；5）根據(jù)方程式畫出邏輯圖；6）檢查電路能否自啟動(dòng)，如不能自啟動(dòng)，則應(yīng)采取措施加以解決。例：用JK觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，其狀態(tài)如下表所示，分析如圖示同步時(shí)序電路。解：由題意，狀態(tài)圖已知，狀態(tài)表已知。故進(jìn)行狀態(tài)分配及求狀態(tài)方程，輸出方程。由于有效循環(huán)數(shù)N=4，設(shè)觸發(fā)器個(gè)數(shù)為K,則≥4得到K=2.故選用2個(gè)JK觸發(fā)器，將狀態(tài)表列為真值表，求狀態(tài)方程及輸出方程。Y的卡偌圖：的卡偌圖：的卡偌圖：==（A將（A分別寫成JK觸發(fā)器的標(biāo)準(zhǔn)形式：J對(duì)于F:得到=1,=1對(duì)于方程（A得到=A=A畫出邏輯圖，選用上升沿觸發(fā)的JK觸發(fā)器第八章脈沖波形的變換與產(chǎn)生555定時(shí)器及其應(yīng)用1.電路結(jié)構(gòu)及工作原理555定時(shí)器內(nèi)部由分壓器、電壓比較器、RS鎖存器（觸發(fā)器）和集電極開路的三極管T等三部分組成，其內(nèi)部結(jié)構(gòu)及示意圖如圖22a)、22b)所示。在圖22b）中，555定時(shí)器是8引腳芯卡，放電三極管為外接電路提供放電通路，在使用定時(shí)器時(shí)，該三極管集電極（第7腳）一般要接上拉電阻，為反相比較器，為同相比較器，比較器的基準(zhǔn)電壓由電源電壓及內(nèi)部電阻分壓比決定，在控制（第5腳）懸空時(shí)，、;如果第5腳外接控制電壓，則、，端（第4腳）是復(fù)位端，只要端加上低電平，輸出端（第3腳）立即被置成低電平，不受其它輸入狀態(tài)的影響，因此正常工作時(shí)必須使端接高電平。由圖22a)，和組成的RS觸發(fā)器具有復(fù)位控制功能，可控制三極管T的導(dǎo)通和截止。由圖22a)可知，當(dāng)>（即>）時(shí)，比較器輸出當(dāng)>（即）時(shí)，比較器輸出RS觸發(fā)器Q＝0輸出為高電平，三極管T導(dǎo)通，輸出為低電平（）當(dāng)<（即<）,時(shí)，比較器輸出高電平，，輸出為低電平基本RS觸發(fā)器Q＝1，輸出為低電平，三極管T截止，同時(shí)輸出為高電平。當(dāng)>（即>）時(shí)，比較器輸出當(dāng)<（即）時(shí)，比較器輸出、輸出Q＝1，同進(jìn)T截止，輸出為高電平這樣，就得到了表２所示555功能表。2.應(yīng)用1）用555構(gòu)成單穩(wěn)態(tài)觸發(fā)器其連接圖如圖23所示。若將其第2腳（）作為觸發(fā)器信號(hào)的輸入端，第8腳外接電阻R是第7腳;第7腳與第1腳之間再接一個(gè)電容C，則構(gòu)成了單穩(wěn)態(tài)觸發(fā)器。其工作原理如下：電源接通瞬間，電路有一個(gè)穩(wěn)定的過程，即電源通過R向C充電，當(dāng)上升到時(shí)，為低電平，放電三極管和T導(dǎo)通，電容C放電，電路進(jìn)入穩(wěn)定狀態(tài)。若觸發(fā)輸入端施加觸發(fā)信號(hào)（），觸發(fā)器翻轉(zhuǎn)，電路進(jìn)入暫穩(wěn)態(tài)，輸出為高電平，且放電三極管T截止，此后電容C充電至?xí)r，電路又發(fā)生翻轉(zhuǎn)，為低電平，放電三極管導(dǎo)通，電容C放電，電路恢復(fù)至穩(wěn)定狀態(tài)。其工作波形如圖24所示。2）用555構(gòu)成施密特觸發(fā)器將555定時(shí)器的和兩個(gè)輸入端連在一起作為信號(hào)輸入端，即可得到施密特觸發(fā)器，如圖25所示，施密特觸發(fā)器能方便地將三角波、正弦波變成方波。由于555內(nèi)部比較器和的參考電壓不同，因而基本RS觸發(fā)器的置0信號(hào)和置1信號(hào)必然發(fā)生在輸入信號(hào)的不同電平，因此，輸出電壓由高電平變?yōu)榈碗娖胶陀傻碗娖阶優(yōu)楦唠娖剿鶎?duì)應(yīng)的值也不同，這樣，就形成了施密特觸發(fā)器。為提高比較器參考電壓和的穩(wěn)定性，通常在端接有0.01左右的濾波電容。根據(jù)555定時(shí)器的結(jié)構(gòu)和功能可知：當(dāng)輸入電壓時(shí)，，當(dāng)由0逐漸升高到時(shí)，由1變?yōu)?；當(dāng)輸入電壓從高于開始下降直到，由0變?yōu)?；由此得到555構(gòu)成的施密特觸發(fā)器的正向閥值電壓＝負(fù)向閥值電壓＝，回差電壓＝如果參考電壓由外接的電壓供給，則這時(shí)＝，＝＝，通過改變值可以調(diào)節(jié)回差電壓的大小3）用555構(gòu)成多諧振蕩器由555構(gòu)成的多諧振蕩器及其工作波形如圖27所示接通電源后，電容C被充電，上升，當(dāng)上升到時(shí)，觸發(fā)器被復(fù)位，同時(shí)放電三極管T導(dǎo)通，此時(shí)為低電平，電容C通過和T放電，使下降；當(dāng)下降到時(shí)，觸發(fā)器又被置位，翻轉(zhuǎn)為高電平，電容器C放電所需的時(shí)間為當(dāng)C放電結(jié)束時(shí)，T截止，通過、向電容器C充電，由上升到所需的時(shí)間為當(dāng)上升到時(shí)，觸發(fā)器又發(fā)生翻轉(zhuǎn)，如此周而復(fù)始，在輸出端就得到一個(gè)周期性的方波，其頻率為在圖16所示電路中，，而且占空比固定不變，若將圖16改成17所示電路，電路利用、單向?qū)щ娦詫㈦娙萜鰿放電回路分開，再加上電位器調(diào)節(jié)，使構(gòu)成了占空比可調(diào)的多諧振蕩器。圖中，通過、向電容C充電，充電時(shí)間為＝0.7C電容C通過、及555中的放電三極管T放電，放電時(shí)間為＝0.7C因而振蕩頻率為可見，這種振蕩器輸出波形占空比為《數(shù)字電子技術(shù)》知識(shí)點(diǎn)第1章數(shù)字邏輯基礎(chǔ)1．?dāng)?shù)字信號(hào)、模擬信號(hào)的定義2．?dāng)?shù)字電路的分類3．?dāng)?shù)制、編碼其及轉(zhuǎn)換要求：能熟練在10進(jìn)制、2進(jìn)制、8進(jìn)制、16進(jìn)制、8421BCD之間進(jìn)行相互轉(zhuǎn)換。舉例1：（37.25）10=()2=()16=()8421BCD解：（37.25）10=(100101.01)2=(25.4)16=(00110111.00100101)8421BCD4．基本邏輯運(yùn)算的特點(diǎn)與運(yùn)算：見零為零，全1為1；或運(yùn)算：見1為1，全零為零；與非運(yùn)算：見零為1，全1為零；或非運(yùn)算：見1為零，全零為1；異或運(yùn)算：相異為1，相同為零；同或運(yùn)算：相同為1，相異為零；非運(yùn)算：零變1，1變零；要求：熟練應(yīng)用上述邏輯運(yùn)算。5．?dāng)?shù)字電路邏輯功能的幾種表示方法及相互轉(zhuǎn)換。①真值表（組合邏輯電路）或狀態(tài)轉(zhuǎn)換真值表（時(shí)序邏輯電路）：是由變量的所有可能取值組合及其對(duì)應(yīng)的函數(shù)值所構(gòu)成的表格。②邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來所構(gòu)成的式子。③卡諾圖：是由表示變量的所有可能取值組合的小方格所構(gòu)成的圖形。④邏輯圖：是由表示邏輯運(yùn)算的邏輯符號(hào)所構(gòu)成的圖形。⑤波形圖或時(shí)序圖：是由輸入變量的所有可能取值組合的高、低電平及其對(duì)應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。⑥狀態(tài)圖（只有時(shí)序電路才有）：描述時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖。要求：掌握這五種（對(duì)組合邏輯電路）或六種（對(duì)時(shí)序邏輯電路）方法之間的相互轉(zhuǎn)換。6．邏輯代數(shù)運(yùn)算的基本規(guī)則①反演規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱補(bǔ)函數(shù)）。這個(gè)規(guī)則稱為反演規(guī)則。②對(duì)偶規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個(gè)新的函數(shù)表達(dá)式Y(jié)＇，Y＇稱為函Y的對(duì)偶函數(shù)。這個(gè)規(guī)則稱為對(duì)偶規(guī)則。要求：熟練應(yīng)用反演規(guī)則和對(duì)偶規(guī)則求邏輯函數(shù)的反函數(shù)和對(duì)偶函數(shù)。舉例3：求下列邏輯函數(shù)的反函數(shù)和對(duì)偶函數(shù)：解：反函數(shù)：對(duì)偶函數(shù)：7．邏輯函數(shù)化簡(jiǎn)（1）最小項(xiàng)的定義及應(yīng)用；（2）二、三、四變量的卡諾圖。要求：熟練掌握邏輯函數(shù)的兩種化簡(jiǎn)方法。①公式法化簡(jiǎn)：邏輯函數(shù)的公式化簡(jiǎn)法就是運(yùn)用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡(jiǎn)邏輯函數(shù)。舉例4：用公式化簡(jiǎn)邏輯函數(shù)：解：舉例5：用公式法化簡(jiǎn)邏輯函數(shù)為最簡(jiǎn)與或式：解：舉例6：用公式法化簡(jiǎn)邏輯函數(shù)為最簡(jiǎn)與或式：解：====0②圖形化簡(jiǎn)：邏輯函數(shù)的圖形化簡(jiǎn)法是將邏輯函數(shù)用卡諾圖來表示，利用卡諾圖來化簡(jiǎn)邏輯函數(shù)。（主要適合于3個(gè)或4個(gè)變量的化簡(jiǎn)）舉例7：用卡諾圖化簡(jiǎn)邏輯函數(shù)：解：畫出卡諾圖為則舉例8：已知邏輯函數(shù)，約束條件為。用卡諾圖化簡(jiǎn)。000最簡(jiǎn)邏輯表達(dá)式為第2章邏輯門電路(1)基本概念1）數(shù)字電路中晶體管作為開關(guān)使用時(shí)，是指它的工作狀態(tài)處于飽和狀態(tài)和截止?fàn)顟B(tài)。2）TTL門電路典型高電平為3.6V，典型低電平為0.3V。3）OC門和OD門具有線與功能。4）三態(tài)門電路的特點(diǎn)、邏輯功能和應(yīng)用。高阻態(tài)、高電平、低電平。5）門電路參數(shù)：噪聲容限VNH或VNL、扇出系數(shù)No、平均傳輸時(shí)間tpd。6）OC門（集電極開路門）的主要應(yīng)用。7）三態(tài)門的主要應(yīng)用。8）門電路多余輸入端的處理。要求：掌握八種邏輯門電路的邏輯功能；掌握OC門和OD門，三態(tài)門電路的邏輯功能；能根據(jù)輸入信號(hào)畫出各種邏輯門電路的輸出波形。舉例9：畫出下列電路的輸出波形。解：由邏輯圖寫出表達(dá)式為：，則輸出Y見上。舉例10：P91，作業(yè)2.7、2.8.第3章組合邏輯電路1．常用組合邏輯部件的作用和特點(diǎn)2．會(huì)用組合邏輯部件設(shè)計(jì)邏輯函數(shù)要求：掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、半加器、全加器的定義，功能和特點(diǎn)，以及應(yīng)用。舉例11：能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。第4章觸發(fā)器1）觸發(fā)器的的概念和特點(diǎn)：觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯單元。其具有如下特點(diǎn)：①它有兩個(gè)穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；②在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)，即兩個(gè)穩(wěn)態(tài)可以相互轉(zhuǎn)換；③當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。具有記憶功能2）不同邏輯功能的觸發(fā)器的特性方程為：RS觸發(fā)器：，約束條件為：RS＝0，具有置0、置1、保持功能。JK觸發(fā)器：，具有置0、置1、保持、翻轉(zhuǎn)功能。D觸發(fā)器：，具有置0、置1功能。T觸發(fā)器：，具有保持、翻轉(zhuǎn)功能。T′觸發(fā)器：(計(jì)數(shù)工作狀態(tài))，具有翻轉(zhuǎn)功能。要求：能根據(jù)觸發(fā)器（重點(diǎn)是JK-FF和D-FF）的特性方程熟練地畫出輸出波形。舉例12：已知J，K-FF電路和其輸入波形，試畫出第5章時(shí)序邏輯電路1．常用時(shí)序邏輯部件的作用和特點(diǎn)時(shí)序邏輯部件：計(jì)數(shù)器、寄存器。2．同步時(shí)序邏輯電路的設(shè)計(jì)方法3．用中規(guī)模集成電路設(shè)計(jì)時(shí)序邏輯電路要求：掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、半加器、全加器的定義，功能和特點(diǎn)，以及應(yīng)用。第6章半導(dǎo)體存儲(chǔ)器與可編程邏輯器件1.半導(dǎo)體存儲(chǔ)器的分類、基本結(jié)構(gòu)、工作原理；2．半導(dǎo)體存儲(chǔ)器的使用方法，半導(dǎo)體存儲(chǔ)器擴(kuò)展存儲(chǔ)容量的方法，可編程邏輯器件PLD、PAL、GAL的分類、基本結(jié)構(gòu)、基本功能和使用方法，可編程邏輯器件的編程方法和在系統(tǒng)可編程技術(shù)。要求：掌握半導(dǎo)體存儲(chǔ)器的分類、基本結(jié)構(gòu)、工作原理，掌握可編程邏輯器件PLD、PAL、GAL的分類、基本結(jié)構(gòu)、基本功能；掌握半導(dǎo)體存儲(chǔ)器和可編程邏輯器件的編程方法。第7章脈沖波形的產(chǎn)生與整形1)施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。要求：會(huì)根據(jù)輸入波形畫輸出波形。特點(diǎn)：具有滯回特性，有兩個(gè)穩(wěn)態(tài)，輸出僅由輸入決定，即在輸入信號(hào)達(dá)到對(duì)應(yīng)門限電壓時(shí)觸發(fā)翻轉(zhuǎn)，沒有記憶功能。2)多諧振蕩器是一種不需要輸入信號(hào)控制，就能自動(dòng)產(chǎn)生矩形脈沖的自激振蕩電路。特點(diǎn)：沒有穩(wěn)態(tài)，只有兩個(gè)暫穩(wěn)態(tài)，且兩個(gè)暫穩(wěn)態(tài)能自動(dòng)轉(zhuǎn)換。3)單穩(wěn)態(tài)觸發(fā)器在輸入負(fù)脈沖作用下，產(chǎn)生定時(shí)、延時(shí)脈沖信號(hào)，或?qū)斎氩ㄐ握?。特點(diǎn)：①電路有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。②在外來觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。③暫穩(wěn)態(tài)是一個(gè)不能長(zhǎng)久保持的狀態(tài)，經(jīng)過一段時(shí)間后，電路會(huì)自動(dòng)返回到穩(wěn)態(tài)。要求：熟練掌握555定時(shí)器構(gòu)成的上述電路，并會(huì)求有關(guān)參數(shù)（脈寬、周期、頻率）和畫輸出波形。舉例7：已知施密特電路具有逆時(shí)針的滯回特性，試畫出輸出波形。解：第8章A/D和D/A轉(zhuǎn)換器1）A/D和D/A轉(zhuǎn)換器概念：模數(shù)轉(zhuǎn)換器：能將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的電路稱為模數(shù)轉(zhuǎn)換器，簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC。由采樣、保持、量化、編碼四部分構(gòu)成。數(shù)模轉(zhuǎn)換器：能將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的電路稱為數(shù)模轉(zhuǎn)換器，簡(jiǎn)稱D/A轉(zhuǎn)換器或DAC。由基準(zhǔn)電壓、變換網(wǎng)絡(luò)、電子開關(guān)、反向求和構(gòu)成。ADC和DAC是溝通模擬電路和數(shù)字電路的橋梁，也可稱之為兩者之間的接口。2）D/A轉(zhuǎn)換器的分辨率分辨率用輸入二進(jìn)制數(shù)的有效位數(shù)表示。在分辨率為n位的D/A轉(zhuǎn)換器中，輸出電壓能區(qū)分2n個(gè)不同的輸入二進(jìn)制代碼狀態(tài)，能給出2n個(gè)不同等級(jí)的輸出模擬電壓。分辨率也可以用D/A轉(zhuǎn)換器的最小輸出電壓與最大輸出電壓的比值來表示。舉例8：10位D/A轉(zhuǎn)換器的分辨率為：3）A/D轉(zhuǎn)換器的分辨率A/D轉(zhuǎn)換器的分辨率用輸出二進(jìn)制數(shù)的位數(shù)表示，位數(shù)越多，誤差越小，轉(zhuǎn)換精度越高。舉例9：輸入模擬電壓的變化范圍為0～5V，輸出8位二進(jìn)制數(shù)可以分辨的最小模擬電壓為5V×2－8＝20mV；而輸出12位二進(jìn)制數(shù)可以分辨的最小模擬電壓為5V×2－12≈1.22mV。典型題型總結(jié)及要求（一）分析題型1．組合邏輯電路分析：分析思路：①由邏輯圖寫出輸出邏輯表達(dá)式；將邏輯表達(dá)式化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式；③由最簡(jiǎn)與或表達(dá)式列出真值表；④分析真值表，說明電路邏輯功能。要求：熟練掌握由門電路和組合邏輯器件74LS138、74LS153、74LS151構(gòu)成的各種組合邏輯電路的分析。舉例11：分析如圖邏輯電路的邏輯功能。解：①由邏輯圖寫出輸出邏輯表達(dá)式②將邏輯表達(dá)式化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式③由最簡(jiǎn)與或表達(dá)式列出真值表④分析真值表，說明電路邏輯功能當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合邏輯電路：只要有2票或3票同意，表決就通過。2．時(shí)序邏輯電路分析：分析思路：由電路圖寫出時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程；將驅(qū)動(dòng)方程代入觸發(fā)器的特征方程，確定電路狀態(tài)方程；③分析計(jì)算狀態(tài)方程，列出電路狀態(tài)表；④由電路狀態(tài)表畫出狀態(tài)圖或時(shí)序圖；⑤分析狀態(tài)圖或時(shí)序圖，說明電路邏輯功能。要求：熟練掌握同步時(shí)序電路，比如同步加法計(jì)數(shù)器、減法計(jì)數(shù)器、環(huán)形計(jì)數(shù)器、扭環(huán)形計(jì)數(shù)器的分析。舉例12：如圖所示時(shí)序邏輯電路，試分析它的邏輯功能，驗(yàn)證是否能自啟動(dòng)，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：時(shí)鐘方程為：CP0=CP1=CP激勵(lì)方程為：將激勵(lì)方程代入J-K-FF的特性方程可得狀態(tài)方程為由狀態(tài)方程做出狀態(tài)轉(zhuǎn)換表為：0001011010001100則狀態(tài)轉(zhuǎn)換圖和時(shí)序圖為：可見電路具有自啟動(dòng)特性，這是一個(gè)三進(jìn)制計(jì)數(shù)器。（二）設(shè)計(jì)題型1．組合邏輯電路設(shè)計(jì)：設(shè)計(jì)思路：由電路功能描述列出真值表；由真值表寫出邏輯表達(dá)式或卡若圖；③將表達(dá)式化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式；④實(shí)現(xiàn)邏輯變換，畫出邏輯電路圖。要求：熟練掌握用常用門電路和組合邏輯器件74LS138、74LS153、74LS151設(shè)計(jì)實(shí)現(xiàn)各種組合邏輯電路。舉例13：某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試，有三名評(píng)判員，其中A為主評(píng)判員，B和C為副評(píng)判員，在評(píng)判時(shí)按照服從多數(shù)原則通過，但主評(píng)判員認(rèn)為合格也通過，試用與非門實(shí)現(xiàn)該邏輯電路。（或用74138、74151、74153實(shí)現(xiàn)）解：由題意可作出真值表為：用卡諾圖化簡(jiǎn)為ABCY00000010010001111001101111011111則輸出邏輯表達(dá)式為用與非門實(shí)現(xiàn)邏輯電路圖為：2．時(shí)序邏輯電路設(shè)計(jì)：設(shè)計(jì)思路：①由設(shè)計(jì)要求畫出原始狀態(tài)圖或時(shí)序圖；②簡(jiǎn)化狀態(tài)圖，并分配狀態(tài)；③選擇觸發(fā)器類型，求時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程；④畫出邏輯電路圖；⑤檢查電路能否自啟動(dòng)。要求：熟練掌握同步時(shí)序電路，比如同步加法計(jì)數(shù)器、減法計(jì)數(shù)器的設(shè)計(jì)實(shí)現(xiàn)。舉例14：設(shè)計(jì)一個(gè)按自然態(tài)序變化的7進(jìn)制同步加法計(jì)數(shù)器，計(jì)數(shù)規(guī)則為逢七進(jìn)1，產(chǎn)生一個(gè)進(jìn)位輸出。解：①建立原始狀態(tài)圖：②簡(jiǎn)化狀態(tài)圖，并分配狀態(tài)：已經(jīng)是最簡(jiǎn)，已是二進(jìn)制狀態(tài)；③選擇觸發(fā)器類型，求時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程：因需用3位二進(jìn)制代碼，選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時(shí)鐘方程為：輸出方程：狀態(tài)方程：④畫出電路圖⑤檢查電路能否自啟動(dòng)：將無效狀態(tài)111代入狀態(tài)方程計(jì)算：可見111的次態(tài)為有效狀態(tài)000，電路能夠自啟動(dòng)。3．集成計(jì)數(shù)器和寄存器的應(yīng)用：構(gòu)成N進(jìn)制計(jì)數(shù)器，構(gòu)成環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器。要求：熟練掌握74LS160、74LS161、74LS162、74LS163四種集成計(jì)數(shù)器應(yīng)用，比如分析或設(shè)計(jì)N進(jìn)制計(jì)數(shù)器；熟練掌握74LS194應(yīng)用，比如分析或設(shè)計(jì)環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器。1.用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。2.用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。舉例15：用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。解：(1)用異步清零端歸零：SN＝S12＝1100則電路為：注：這里D0～D3可隨意處理。(2)用同步置數(shù)端歸零：SN＝S11＝1011則電路為：注：這里D0～D3必須都接0。舉例16：用74LS160來構(gòu)成一個(gè)48進(jìn)制同步加法計(jì)數(shù)器。解：因74LS160為同步十進(jìn)制計(jì)數(shù)器，要構(gòu)成48進(jìn)制同步加法計(jì)數(shù)器須用二片74LS160來實(shí)現(xiàn)，現(xiàn)采用異步清零實(shí)現(xiàn)：S48=01001000，取高位片的QC和低位片的QD