ARM9硬件平臺設計課件

提綱13245印制板的設計嵌入式硬件平臺設計最小系統(tǒng)的設計嵌入式系統(tǒng)簡介S3C2410X概述外設及系統(tǒng)總線6硬件系統(tǒng)的調試1提綱13245印制板的設計嵌入式硬件平臺設計最小系統(tǒng)的設計嵌嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)簡介串口、并口、USB、以太網等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、uCLinux、uC/OS-II、WINDOWSCE等2嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)簡介串口、并口、USB、以太嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結構設計3嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結構設計3嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉出設計規(guī)格說明書，作為正式設計指導和驗收的標準。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。體系結構設計：描述系統(tǒng)如何實現所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系結構是設計成功與否的關鍵。4嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)的軟件、硬件進行詳細設計。為了縮短產品開發(fā)周期，設計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進行調試，發(fā)現并改進單元設計過程中的錯誤。系統(tǒng)測試：對設計好的系統(tǒng)進行測試，看其是否滿足規(guī)格說明書中給定的功能要求。5嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)JXARM9-2410教學系統(tǒng)的硬件組成本章將以武漢創(chuàng)維特公司生產的JXARM9-2410教學系統(tǒng)為原型，詳細分析系統(tǒng)的硬件設計步驟、實現細節(jié)以及調試技巧等。6JXARM9-2410教學系統(tǒng)的硬件組成本章將以武漢創(chuàng)維特公S3C2410X內部結構圖S3C2410X概述7S3C2410X內部結構圖S3C2410X概述7S3C2410X片上資源ARM920T核、工作頻率203MHz；16KB數據Cache，16KB指令Cache，MMU，外部存儲器控制器；LCD控制器（支持黑白、灰度、ColorSTN、TFT屏），觸摸屏接口；NANDFLASH控制器，SD/MMC接口支持，4個DMA通道；3通道UART、1個多主I2C總線控制器、1個IIS總線控制器；4通道PWM定時器及一個內部定時器；117個通用I/O口；24個外部中斷源；8通道10位ADC；實時時鐘及看門狗定時器等。兩個USB主/一個USB從；8S3C2410X片上資源ARM920T核、工作頻率203MHS3C2410X特性內核:1.8VI/O及存儲器:3.3V電源管理模式： Normal、Slow、Idle、Poweroff272-FBGA9S3C2410X特性內核:1.8VI/O及存儲器:3S3C2410X的引腳分布圖10S3C2410X的引腳分布圖10S3C2410X的存儲器映射11S3C2410X的存儲器映射11總線控制信號S3C2410X的引腳信號描述12總線控制信號S3C2410X的引腳信號描述12SDRAM/SRAMS3C2410X的引腳信號描述13SDRAM/SRAMS3C2410X的引腳信號描述13NANDFlashS3C2410X的引腳信號描述14NANDFlashS3C2410X的引腳信號描述14LCD控制信號S3C2410X的引腳信號描述15LCD控制信號S3C2410X的引腳信號描述15中斷控制信號S3C2410X的引腳信號描述16中斷控制信號S3C2410X的引腳信號描述16DMA控制信號S3C2410X的引腳信號描述17DMA控制信號S3C2410X的引腳信號描述17UART控制信號S3C2410X的引腳信號描述18UART控制信號S3C2410X的引腳信號描述18ADCS3C2410X的引腳信號描述19ADCS3C2410X的引腳信號描述19IIC-BUS控制信號S3C2410X的引腳信號描述20IIC-BUS控制信號S3C2410X的引腳信號描述20IIS-BUS控制信號S3C2410X的引腳信號描述21IIS-BUS控制信號S3C2410X的引腳信號描述21觸摸屏接口控制信號S3C2410X的引腳信號描述22觸摸屏接口控制信號S3C2410X的引腳信號描述22USB主接口信號S3C2410X的引腳信號描述23USB主接口信號S3C2410X的引腳信號描述23USB從接口信號S3C2410X的引腳信號描述24USB從接口信號S3C2410X的引腳信號描述24SPI接口信號S3C2410X的引腳信號描述25SPI接口信號S3C2410X的引腳信號描述25GPIOS3C2410X的引腳信號描述26GPIOS3C2410X的引腳信號描述26TIMER/PWM控制信號S3C2410X的引腳信號描述27TIMER/PWM控制信號S3C2410X的引腳信號描述27復位和時鐘信號S3C2410X的引腳信號描述28復位和時鐘信號S3C2410X的引腳信號描述28JTAG測試邏輯S3C2410X的引腳信號描述29JTAG測試邏輯S3C2410X的引腳信號描述29電源S3C2410X的引腳信號描述30電源S3C2410X的引腳信號描述30芯片及引腳分析具有大量的電源和接地引腳，應注意電源電壓及分配芯片引腳主要有如下幾種類型：S3C2410X的引腳主要分為如下幾類，即：數字輸入（I）、數字輸出（O）、數字輸入/輸出（I/O）、模擬輸入/輸出輸出類型的引腳主要用于S3C2410X對外設的控制或通信，由S3C2410X主動發(fā)出，這些引腳的連接不會對S3C2410X自身的運行有太大的影響輸入類型的引腳有些直接決定S3C2410X是否可正常運行，設計時應特別注意輸入/輸出類型的引腳主要是S3C2410X與外設的雙向數據傳輸通道31芯片及引腳分析具有大量的電源和接地引腳，應注意電源電壓及分配最小系統(tǒng)簡介1、一個嵌入式處理器是不能獨立工作的，必須給它供電、加上時鐘信號、提供復位信號，如果芯片沒有片內程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式處理器才可能工作。2、這些提供嵌入式處理器運行所必須的條件的電路與嵌入式處理器共同構成了這個嵌入式處理器的最小系統(tǒng)。3、大多數基于ARM9處理器核的微控制器都有調試接口，這部分在芯片實際工作時不是必需的，但因為這部分在開發(fā)時很重要，所以把這部分也歸入到最小系統(tǒng)中。

最小系統(tǒng)的設計32最小系統(tǒng)簡介1、一個嵌入式處理器是不能獨立工作的，必須給它供最小系統(tǒng)框圖最小系統(tǒng)的設計嵌入式控制器時鐘電路調試測試接口復位電路存儲器電路電源電路可選，當嵌入式處理器中無存儲器時，或需擴充存儲器時，需加上?？蛇x，方便調試和測試，一般都加上。33最小系統(tǒng)框圖最小系統(tǒng)的設計嵌入式控制器時鐘電路調試測試接口復電源電路-概述最小系統(tǒng)的設計電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)工作的基礎，具有極其重要的地位。電源系統(tǒng)處理的好壞，將直接影響到整個系統(tǒng)的穩(wěn)定性、可靠性等。多電源系統(tǒng)的設計、電源的分配、印制板設計中電源的設計等，都是必須考慮的。34電源電路-概述最小系統(tǒng)的設計電源系統(tǒng)為整個系統(tǒng)提供能量，是整電源電路-考慮的因素最小系統(tǒng)的設計1.輸入的電壓范圍、電流；2.輸出的電壓、最大電流、最大功率；3.輸出紋波大?。?.安全因素；5.電池兼容和電磁干擾；6.體積要求；7.成本要求。35電源電路-考慮的因素最小系統(tǒng)的設計1.輸入的電壓范圍、電流電源電路-需求分析最小系統(tǒng)的設計1、一般是多電源系統(tǒng)，I/O一般為3.3V供電，內核為2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供電，有可能還包含5V或12V等電源；2、一般將數字電源和模擬電源分別供電；3、要求電源紋波比較小，一般采用LDO供電；36電源電路-需求分析最小系統(tǒng)的設計1、一般是多電源系統(tǒng)，I/O電源電路-芯片選型最小系統(tǒng)的設計1、有很多廠家均生產LDODC-DC轉換芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、轉換到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、轉換到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；37電源電路-芯片選型最小系統(tǒng)的設計1、有很多廠家均生產LDO電源電路-參考電路最小系統(tǒng)的設計38電源電路-參考電路最小系統(tǒng)的設計38時鐘電路最小系統(tǒng)的設計1、主時鐘電路2、RTC時鐘電路3、主時鐘及USB時鐘濾波時鐘電路用于向CPU及其它電路提供工作時鐘，在該系統(tǒng)中，S3C2410X使用無源晶振，晶振的接法如下圖所示主時鐘電路RTC時鐘電路主時鐘及USB時鐘濾波39時鐘電路最小系統(tǒng)的設計1、主時鐘電路2、RTC時鐘電路3、主時鐘電路最小系統(tǒng)的設計1、根據S3C2410X的最高工作頻率以及PLL電路的工作方式，選擇12MHz的無源晶振。12MHz的晶振頻率經過S3C2410X片內的PLL電路倍頻后，可達到202.8MHz的頻率。2、片內的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，以降低因高速開關時鐘所造成的高頻噪聲。40時鐘電路最小系統(tǒng)的設計1、根據S3C2410X的最高工作頻率復位電路最小系統(tǒng)的設計由RC電路及施密特觸發(fā)器組成：41復位電路最小系統(tǒng)的設計由RC電路及施密特觸發(fā)器組成：41JTAG調試接口電路最小系統(tǒng)的設計1、JTAG(JointTestActionGroup，聯合測試行動小組)是一種國際標準測試協(xié)議，主要用于芯片內部測試及對系統(tǒng)進行仿真、調試。2、目前大多數比較復雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。3、標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測試模式選擇、測試時鐘、測試數據輸入和測試數據輸出。4、JTAG測試允許多個器件通過JTAG接口串聯在一起，形成一個JTAG鏈，能實現對各個器件分別測試。JTAG接口還常用于實現ISP（In-SystemProgrammable在系統(tǒng)編程）功能，如對FLASH器件進行編程等。5、通過JTAG接口，可對芯片內部的所有部件進行訪問，因而是開發(fā)調試嵌入式系統(tǒng)的一種簡潔高效的手段。目前JTAG接口的連接有兩種標準，即14針接口和20針接口。42JTAG調試接口電路最小系統(tǒng)的設計1、JTAG(JointJTAG調試接口電路-14針接口及定義43JTAG調試接口電路-14針接口及定義43JTAG調試接口電路-20針接口及定義44JTAG調試接口電路-20針接口及定義44JTAG接口電路設計－接口電路最小系統(tǒng)的設計必須接上拉20針JTAG接口45JTAG接口電路設計－接口電路最小系統(tǒng)的設計必須接上拉20針SDRAM接口電路設計－SDRAM簡介與Flash存儲器相比較，SDRAM不具有掉電保持數據的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運行空間，數據及堆棧區(qū)。當系統(tǒng)啟動時，CPU首先從復位地址0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應調入SDRAM中運行，以提高系統(tǒng)的運行速度，同時，系統(tǒng)及用戶堆棧、運行數據也都放在SDRAM中。SDRAM具有單位空間存儲容量大和價格便宜的優(yōu)點，已廣泛應用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數據丟失，必須定時刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C2410X在片內具有獨立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。46SDRAM接口電路設計－SDRAM簡介與Flash存儲器相比SDRAM接口電路設計－SDRAM選型1、目前常用的SDRAM為8位/16位的數據寬度，工作電壓一般為3.3V。主要的生產廠商為HYUNDAI、Winbond等。他們生產的同型器件一般具有相同的電氣特性和封裝形式，可通用。本系統(tǒng)中使用Winbond的57V561620或W982516。57V561620存儲容量為4組×4M字節(jié)，工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL接口，支持自動刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數據寬度。最小系統(tǒng)的設計47SDRAM接口電路設計－SDRAM選型1、目前常用的SDRASDRAM接口電路設計－57V561620引腳分布最小系統(tǒng)的設計48SDRAM接口電路設計－57V561620引腳分布最小系統(tǒng)的最小系統(tǒng)的設計SDRAM接口電路設計－57V561620引腳信號描述49最小系統(tǒng)的設計SDRAM接口電路設計－57V561620引SDRAM接口電路設計－SDRAM接口電路最小系統(tǒng)的設計50SDRAM接口電路設計－SDRAM接口電路最小系統(tǒng)的設計50FLASH接口電路設計－FLASH簡介Flash存儲器是一種可在系統(tǒng)（In-System）進行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應用。作為一種非易失性存儲器，Flash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數據等。最小系統(tǒng)的設計51FLASH接口電路設計－FLASH簡介Flash存儲器是一種FLASH接口電路設計－FLASH選型常用的Flash為8位或16位的數據寬度，編程電壓為單3.3V。主要的生產廠商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中使用INTEL的TE28F128J3A。TE28F128J3A存儲容量為16M字節(jié)，工作電壓為3.3V，采用56腳TSOP封裝或48腳FBGA封裝，16位數據寬度。TE28F128J3A僅需單3.3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內部的命令寄存器寫入標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。最小系統(tǒng)的設計52FLASH接口電路設計－FLASH選型常用的Flash為8位FLASH接口電路設計－TE28F128J3A引腳分布最小系統(tǒng)的設計53FLASH接口電路設計－TE28F128J3A引腳分布最小系FLASH接口電路設計－TE28F128J3A引腳信號描述最小系統(tǒng)的設計54FLASH接口電路設計－TE28F128J3A引腳信號描述最FLASH接口電路設計－FLASH接口電路最小系統(tǒng)的設計55FLASH接口電路設計－FLASH接口電路最小系統(tǒng)的設計55S3C2410X擴展系統(tǒng)S3C2410X最小系統(tǒng)+SDRAM+FLASH電路可構成一個完全的嵌入式系統(tǒng)可運行于SDRAM中的程序，也可以運行FLASH中的程序程序大小可以很大，如果將程序保存到FLASH中，掉電后不會丟失，因此，既可以通過JTAG接口調試程序，也可以將程序燒寫到FLASH，然后運行FLASH中的程序在此基礎上加入必要的接口及其他電路，就構成了具體的S3C2410X應用系統(tǒng)外設及系統(tǒng)總線56S3C2410X擴展系統(tǒng)S3C2410X最小系統(tǒng)+SDR串口接口電路設計－串口簡介幾乎所有的微控制器、PC都提供串行接口，使用電子工業(yè)協(xié)會（EIA）推薦的RS-232-C標準，這是一種很常用的串行數據傳輸總線標準。早期它被應用于計算機和終端通過電話線和MODEM進行遠距離的數據傳輸，隨著微型計算機和微控制器的發(fā)展，不僅遠距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話線和MODEM，而直接進行端到端的連接。RS-232-C標準采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義下所示：外設及系統(tǒng)總線57串口接口電路設計－串口簡介幾乎所有的微控制器、PC都提供串行串口接口電路設計－串口芯片選型要完成最基本的串行通信功能，實際上只需要RXD、TXD和GND即可，但由于RS-232-C標準所定義的高、低電平信號與S3C2410X系統(tǒng)的TTL電路所定義的高、低電平信號完全不同。TTL的標準邏輯“1”對應2V～3.3V電平，標準邏輯“0”對應0V～0.4V電平，而RS-232-C標準采用負邏輯方式，標準邏輯“1”對應-5V～-15V電平，標準邏輯“0”對應+5V～+15V電平，顯然，兩者間要進行通信必須經過信號電平的轉換。目前常使用的電平轉換電路為Sipex公司的SP3232E。外設及系統(tǒng)總線58串口接口電路設計－串口芯片選型要完成最基本的串行通信功能，實串口接口電路設計－SP3232E引腳分布外設及系統(tǒng)總線59串口接口電路設計－SP3232E引腳分布外設及系統(tǒng)總線59串口接口電路設計－串口接口電路RS232電平TTL電平外設及系統(tǒng)總線60串口接口電路設計－串口接口電路RS232電平TTL電平外設及IIC接口電路設計－IIC簡介IIC總線是一種用于IC器件之間連接的二線制總線。它通過SDA（串行數據線）及SCL（串行時鐘線）兩線在連接到總線上的器件之間傳送信息，并根據地址識別每個器件：不管是微控制器、存儲器、LCD驅動器還是鍵盤接口。帶有IIC總線接口的器件可十分方便地用來將一個或多個微控制器及外圍器件構成系統(tǒng)。盡管這種總線結構沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構成的系統(tǒng)價格低，器件間總線簡單，結構緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴展性好。即使有不同時鐘速度的器件連接到總線上，也能很方便地確定總線的時鐘，因此在嵌入式系統(tǒng)中得到了廣泛的應用。S3C2410X內含一個IIC總線主控器，可方便地與各種帶有IIC接口的器件相連。在本實驗系統(tǒng)中，外擴一片KS24C08作為IIC存儲器。KS24C08提供1K字節(jié)的EEPROM存儲空間，可用于存放少量在系統(tǒng)掉電時需要保存的數據。外設及系統(tǒng)總線61IIC接口電路設計－IIC簡介IIC總線是一種用于IC器件之IIC接口電路設計－IIC接口電路外設及系統(tǒng)總線62IIC接口電路設計－IIC接口電路外設及系統(tǒng)總線62印刷電路板設計注意事項印刷電路板的設計S3C2410X的片內工作頻率為60MHz，因此，在印刷電路板的設計過程中，應該遵循一些高頻電路的設計基本原則，否則會使系統(tǒng)工作不穩(wěn)定甚至不能正常工作。印刷電路板的設計人員應注意以下幾個方面：注意電源的質量與分配。同類型信號線應該成組、平行分布。63印刷電路板設計注意事項印刷電路板的設計S3C2410X的片內電源質量與分配印刷電路板的設計電源濾波為提高系統(tǒng)的電源質量，消除低頻噪聲對系統(tǒng)的影響，一般應在電源進入印刷電路板的位置和靠近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。同時，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注意元器件工作時產生的高頻噪聲，一般的方法是在器件的電源和地之間加上0.1uF左右地電容，可以很好地濾出高頻噪聲的影響。64電源質量與分配印刷電路板的設計電源濾波64電源質量與分配印刷電路板的設計電源分配實際的工程應用和理論都證實，電源的分配對系統(tǒng)的穩(wěn)定性有很大的影響，因此，在設計印刷電路板時，要注意電源的分配問題。在印刷電路板上，電源的供給一般采用電源總線（雙面板）或電源層（多層板）的方式。電源總線由兩條或多條較寬的線組成，由于受到電路板面積的限制，一般不可能布得過寬，因此存在較大的直流電阻，但在雙面板得設計中也只好采用這種方式了，只是在布線的過程中，應盡量注意這個問題。在多層板的設計中，一般使用電源層的方式給系統(tǒng)供電。該方式專門拿出一層作為電源層而不再在其上布信號線。由于電源層遍及電路板的全面積，因此直流電阻非常的小，采用這種方式可有效的降低噪聲，提高系統(tǒng)的穩(wěn)定性。65電源質量與分配印刷電路板的設計電源分配65同類型信號線的分布印刷電路板的設計在各種微處理器的輸入輸出信號中，總有相當一部分是相同類型的，例如數據線、地址線。對這些相同類型的信號線應該成組、平行分布，同時注意它們之間的長短差異不要太大，采用這種布線方式，不但可以減少干擾，增加系統(tǒng)的穩(wěn)定性，還可以使布線變得簡單，印刷電路板的外觀更美觀。66同類型信號線的分布印刷電路板的設計在各種微處理器的輸入輸出信硬件調試硬件系統(tǒng)的調試盡可能的從簡單到復雜，一個單元一個單元地焊接調試，以便在調試過程中遇到困難時縮小故障范圍，在調試過程中，應先確定電路沒有短路，才能通電調試。先從最小系統(tǒng)調試：S3C2410X+電源電路+晶振電路+復位電路+JTAG接口然后加上SDRAM，再加上FLASH，然后再加上其它接口芯片在工作時有一定的發(fā)熱是正常的，但如果有芯片特別發(fā)燙，則一定有故障存在，需斷電檢查確認無誤后方可繼續(xù)通電調試。67硬件調試硬件系統(tǒng)的調試盡可能的從簡單到復雜，一個單元一個單元電源、晶振及復位電路調試硬件系統(tǒng)的調試調試電源電路之前，盡量少接器件，通電之前檢查有無短路現象用示波器觀測，晶振的輸出應為12MHz復位電路的nRESET端在未按按鈕時輸出應為高電平（3.3V），按下按鈕后變?yōu)榈碗娖剑粹o松開后應恢復到高電平68電源、晶振及復位電路調試硬件系統(tǒng)的調試調試電源電路之前，盡量JTAG接口電路調試硬件系統(tǒng)的調試調試JTAG接口電路之前，應該保證晶振已經起振檢測JTAG接口的TMS、TCK、TDI、TDO信號是否已與S3C4510B的對應引腳相連連接調試器，看是否能夠連接上，如果連接不上，檢查TMS、TCK、TDI、TDO等信號是否正常正常工作時，TRST應該為高電平，如果連接不上調試器，需要檢查該信號69JTAG接口電路調試硬件系統(tǒng)的調試調試JTAG接口電路之前，提綱13245印制板的設計嵌入式硬件平臺設計最小系統(tǒng)的設計嵌入式系統(tǒng)簡介S3C2410X概述外設及系統(tǒng)總線6硬件系統(tǒng)的調試70提綱13245印制板的設計嵌入式硬件平臺設計最小系統(tǒng)的設計嵌嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)簡介串口、并口、USB、以太網等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、uCLinux、uC/OS-II、WINDOWSCE等71嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)簡介串口、并口、USB、以太嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結構設計72嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結構設計3嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉出設計規(guī)格說明書，作為正式設計指導和驗收的標準。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。體系結構設計：描述系統(tǒng)如何實現所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系結構是設計成功與否的關鍵。73嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)的軟件、硬件進行詳細設計。為了縮短產品開發(fā)周期，設計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進行調試，發(fā)現并改進單元設計過程中的錯誤。系統(tǒng)測試：對設計好的系統(tǒng)進行測試，看其是否滿足規(guī)格說明書中給定的功能要求。74嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)JXARM9-2410教學系統(tǒng)的硬件組成本章將以武漢創(chuàng)維特公司生產的JXARM9-2410教學系統(tǒng)為原型，詳細分析系統(tǒng)的硬件設計步驟、實現細節(jié)以及調試技巧等。75JXARM9-2410教學系統(tǒng)的硬件組成本章將以武漢創(chuàng)維特公S3C2410X內部結構圖S3C2410X概述76S3C2410X內部結構圖S3C2410X概述7S3C2410X片上資源ARM920T核、工作頻率203MHz；16KB數據Cache，16KB指令Cache，MMU，外部存儲器控制器；LCD控制器（支持黑白、灰度、ColorSTN、TFT屏），觸摸屏接口；NANDFLASH控制器，SD/MMC接口支持，4個DMA通道；3通道UART、1個多主I2C總線控制器、1個IIS總線控制器；4通道PWM定時器及一個內部定時器；117個通用I/O口；24個外部中斷源；8通道10位ADC；實時時鐘及看門狗定時器等。兩個USB主/一個USB從；77S3C2410X片上資源ARM920T核、工作頻率203MHS3C2410X特性內核:1.8VI/O及存儲器:3.3V電源管理模式： Normal、Slow、Idle、Poweroff272-FBGA78S3C2410X特性內核:1.8VI/O及存儲器:3S3C2410X的引腳分布圖79S3C2410X的引腳分布圖10S3C2410X的存儲器映射80S3C2410X的存儲器映射11總線控制信號S3C2410X的引腳信號描述81總線控制信號S3C2410X的引腳信號描述12SDRAM/SRAMS3C2410X的引腳信號描述82SDRAM/SRAMS3C2410X的引腳信號描述13NANDFlashS3C2410X的引腳信號描述83NANDFlashS3C2410X的引腳信號描述14LCD控制信號S3C2410X的引腳信號描述84LCD控制信號S3C2410X的引腳信號描述15中斷控制信號S3C2410X的引腳信號描述85中斷控制信號S3C2410X的引腳信號描述16DMA控制信號S3C2410X的引腳信號描述86DMA控制信號S3C2410X的引腳信號描述17UART控制信號S3C2410X的引腳信號描述87UART控制信號S3C2410X的引腳信號描述18ADCS3C2410X的引腳信號描述88ADCS3C2410X的引腳信號描述19IIC-BUS控制信號S3C2410X的引腳信號描述89IIC-BUS控制信號S3C2410X的引腳信號描述20IIS-BUS控制信號S3C2410X的引腳信號描述90IIS-BUS控制信號S3C2410X的引腳信號描述21觸摸屏接口控制信號S3C2410X的引腳信號描述91觸摸屏接口控制信號S3C2410X的引腳信號描述22USB主接口信號S3C2410X的引腳信號描述92USB主接口信號S3C2410X的引腳信號描述23USB從接口信號S3C2410X的引腳信號描述93USB從接口信號S3C2410X的引腳信號描述24SPI接口信號S3C2410X的引腳信號描述94SPI接口信號S3C2410X的引腳信號描述25GPIOS3C2410X的引腳信號描述95GPIOS3C2410X的引腳信號描述26TIMER/PWM控制信號S3C2410X的引腳信號描述96TIMER/PWM控制信號S3C2410X的引腳信號描述27復位和時鐘信號S3C2410X的引腳信號描述97復位和時鐘信號S3C2410X的引腳信號描述28JTAG測試邏輯S3C2410X的引腳信號描述98JTAG測試邏輯S3C2410X的引腳信號描述29電源S3C2410X的引腳信號描述99電源S3C2410X的引腳信號描述30芯片及引腳分析具有大量的電源和接地引腳，應注意電源電壓及分配芯片引腳主要有如下幾種類型：S3C2410X的引腳主要分為如下幾類，即：數字輸入（I）、數字輸出（O）、數字輸入/輸出（I/O）、模擬輸入/輸出輸出類型的引腳主要用于S3C2410X對外設的控制或通信，由S3C2410X主動發(fā)出，這些引腳的連接不會對S3C2410X自身的運行有太大的影響輸入類型的引腳有些直接決定S3C2410X是否可正常運行，設計時應特別注意輸入/輸出類型的引腳主要是S3C2410X與外設的雙向數據傳輸通道100芯片及引腳分析具有大量的電源和接地引腳，應注意電源電壓及分配最小系統(tǒng)簡介1、一個嵌入式處理器是不能獨立工作的，必須給它供電、加上時鐘信號、提供復位信號，如果芯片沒有片內程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式處理器才可能工作。2、這些提供嵌入式處理器運行所必須的條件的電路與嵌入式處理器共同構成了這個嵌入式處理器的最小系統(tǒng)。3、大多數基于ARM9處理器核的微控制器都有調試接口，這部分在芯片實際工作時不是必需的，但因為這部分在開發(fā)時很重要，所以把這部分也歸入到最小系統(tǒng)中。

最小系統(tǒng)的設計101最小系統(tǒng)簡介1、一個嵌入式處理器是不能獨立工作的，必須給它供最小系統(tǒng)框圖最小系統(tǒng)的設計嵌入式控制器時鐘電路調試測試接口復位電路存儲器電路電源電路可選，當嵌入式處理器中無存儲器時，或需擴充存儲器時，需加上?？蛇x，方便調試和測試，一般都加上。102最小系統(tǒng)框圖最小系統(tǒng)的設計嵌入式控制器時鐘電路調試測試接口復電源電路-概述最小系統(tǒng)的設計電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)工作的基礎，具有極其重要的地位。電源系統(tǒng)處理的好壞，將直接影響到整個系統(tǒng)的穩(wěn)定性、可靠性等。多電源系統(tǒng)的設計、電源的分配、印制板設計中電源的設計等，都是必須考慮的。103電源電路-概述最小系統(tǒng)的設計電源系統(tǒng)為整個系統(tǒng)提供能量，是整電源電路-考慮的因素最小系統(tǒng)的設計1.輸入的電壓范圍、電流；2.輸出的電壓、最大電流、最大功率；3.輸出紋波大?。?.安全因素；5.電池兼容和電磁干擾；6.體積要求；7.成本要求。104電源電路-考慮的因素最小系統(tǒng)的設計1.輸入的電壓范圍、電流電源電路-需求分析最小系統(tǒng)的設計1、一般是多電源系統(tǒng)，I/O一般為3.3V供電，內核為2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供電，有可能還包含5V或12V等電源；2、一般將數字電源和模擬電源分別供電；3、要求電源紋波比較小，一般采用LDO供電；105電源電路-需求分析最小系統(tǒng)的設計1、一般是多電源系統(tǒng)，I/O電源電路-芯片選型最小系統(tǒng)的設計1、有很多廠家均生產LDODC-DC轉換芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、轉換到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、轉換到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；106電源電路-芯片選型最小系統(tǒng)的設計1、有很多廠家均生產LDO電源電路-參考電路最小系統(tǒng)的設計107電源電路-參考電路最小系統(tǒng)的設計38時鐘電路最小系統(tǒng)的設計1、主時鐘電路2、RTC時鐘電路3、主時鐘及USB時鐘濾波時鐘電路用于向CPU及其它電路提供工作時鐘，在該系統(tǒng)中，S3C2410X使用無源晶振，晶振的接法如下圖所示主時鐘電路RTC時鐘電路主時鐘及USB時鐘濾波108時鐘電路最小系統(tǒng)的設計1、主時鐘電路2、RTC時鐘電路3、主時鐘電路最小系統(tǒng)的設計1、根據S3C2410X的最高工作頻率以及PLL電路的工作方式，選擇12MHz的無源晶振。12MHz的晶振頻率經過S3C2410X片內的PLL電路倍頻后，可達到202.8MHz的頻率。2、片內的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，以降低因高速開關時鐘所造成的高頻噪聲。109時鐘電路最小系統(tǒng)的設計1、根據S3C2410X的最高工作頻率復位電路最小系統(tǒng)的設計由RC電路及施密特觸發(fā)器組成：110復位電路最小系統(tǒng)的設計由RC電路及施密特觸發(fā)器組成：41JTAG調試接口電路最小系統(tǒng)的設計1、JTAG(JointTestActionGroup，聯合測試行動小組)是一種國際標準測試協(xié)議，主要用于芯片內部測試及對系統(tǒng)進行仿真、調試。2、目前大多數比較復雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。3、標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測試模式選擇、測試時鐘、測試數據輸入和測試數據輸出。4、JTAG測試允許多個器件通過JTAG接口串聯在一起，形成一個JTAG鏈，能實現對各個器件分別測試。JTAG接口還常用于實現ISP（In-SystemProgrammable在系統(tǒng)編程）功能，如對FLASH器件進行編程等。5、通過JTAG接口，可對芯片內部的所有部件進行訪問，因而是開發(fā)調試嵌入式系統(tǒng)的一種簡潔高效的手段。目前JTAG接口的連接有兩種標準，即14針接口和20針接口。111JTAG調試接口電路最小系統(tǒng)的設計1、JTAG(JointJTAG調試接口電路-14針接口及定義112JTAG調試接口電路-14針接口及定義43JTAG調試接口電路-20針接口及定義113JTAG調試接口電路-20針接口及定義44JTAG接口電路設計－接口電路最小系統(tǒng)的設計必須接上拉20針JTAG接口114JTAG接口電路設計－接口電路最小系統(tǒng)的設計必須接上拉20針SDRAM接口電路設計－SDRAM簡介與Flash存儲器相比較，SDRAM不具有掉電保持數據的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運行空間，數據及堆棧區(qū)。當系統(tǒng)啟動時，CPU首先從復位地址0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應調入SDRAM中運行，以提高系統(tǒng)的運行速度，同時，系統(tǒng)及用戶堆棧、運行數據也都放在SDRAM中。SDRAM具有單位空間存儲容量大和價格便宜的優(yōu)點，已廣泛應用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數據丟失，必須定時刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C2410X在片內具有獨立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。115SDRAM接口電路設計－SDRAM簡介與Flash存儲器相比SDRAM接口電路設計－SDRAM選型1、目前常用的SDRAM為8位/16位的數據寬度，工作電壓一般為3.3V。主要的生產廠商為HYUNDAI、Winbond等。他們生產的同型器件一般具有相同的電氣特性和封裝形式，可通用。本系統(tǒng)中使用Winbond的57V561620或W982516。57V561620存儲容量為4組×4M字節(jié)，工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL接口，支持自動刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數據寬度。最小系統(tǒng)的設計116SDRAM接口電路設計－SDRAM選型1、目前常用的SDRASDRAM接口電路設計－57V561620引腳分布最小系統(tǒng)的設計117SDRAM接口電路設計－57V561620引腳分布最小系統(tǒng)的最小系統(tǒng)的設計SDRAM接口電路設計－57V561620引腳信號描述118最小系統(tǒng)的設計SDRAM接口電路設計－57V561620引SDRAM接口電路設計－SDRAM接口電路最小系統(tǒng)的設計119SDRAM接口電路設計－SDRAM接口電路最小系統(tǒng)的設計50FLASH接口電路設計－FLASH簡介Flash存儲器是一種可在系統(tǒng)（In-System）進行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應用。作為一種非易失性存儲器，Flash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數據等。最小系統(tǒng)的設計120FLASH接口電路設計－FLASH簡介Flash存儲器是一種FLASH接口電路設計－FLASH選型常用的Flash為8位或16位的數據寬度，編程電壓為單3.3V。主要的生產廠商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中使用INTEL的TE28F128J3A。TE28F128J3A存儲容量為16M字節(jié)，工作電壓為3.3V，采用56腳TSOP封裝或48腳FBGA封裝，16位數據寬度。TE28F128J3A僅需單3.3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內部的命令寄存器寫入標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。最小系統(tǒng)的設計121FLASH接口電路設計－FLASH選型常用的Flash為8位FLASH接口電路設計－TE28F128J3A引腳分布最小系統(tǒng)的設計122FLASH接口電路設計－TE28F128J3A引腳分布最小系FLASH接口電路設計－TE28F128J3A引腳信號描述最小系統(tǒng)的設計123FLASH接口電路設計－TE28F128J3A引腳信號描述最FLASH接口電路設計－FLASH接口電路最小系統(tǒng)的設計124FLASH接口電路設計－FLASH接口電路最小系統(tǒng)的設計55S3C2410X擴展系統(tǒng)S3C2410X最小系統(tǒng)+SDRAM+FLASH電路可構成一個完全的嵌入式系統(tǒng)可運行于SDRAM中的程序，也可以運行FLASH中的程序程序大小可以很大，如果將程序保存到FLASH中，掉電后不會丟失，因此，既可以通過JTAG接口調試程序，也可以將程序燒寫到FLASH，然后運行FLASH中的程序在此基礎上加入必要的接口及其他電路，就構成了具體的S3C2410X應用系統(tǒng)外設及系統(tǒng)總線125S3C2410X擴展系統(tǒng)S3C2410X最小系統(tǒng)+SDR串口接口電路設計－串口簡介幾乎所有的微控制器、PC都提供串行接口，使用電子工業(yè)協(xié)會（EIA）推薦的RS-232-C標準，這是一種很常用的串行數據傳輸總線標準。早期它被應用于計算機和終端通過電話線和MODEM進行遠距離的數據傳輸，隨著微型計算機和微控制器的發(fā)展，不僅遠距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話線和MODEM，而直接進行端到端的連接。RS-232-C標準采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義下所示：外設及系統(tǒng)總線126串口接口電路設計－串口簡介幾乎所有的微控制器、PC都提供串行串口接口電路設計－串口芯片選型要完成最基本的串行通信功能，實際上只需要RXD、TXD和GND即可，但由于RS-232-C標準所定義的高、低電平信號與S3C2410X系統(tǒng)的TTL電路所定義的高、低電平信號完全不同。TTL的標準邏輯“1”對應2V～3.3V電平，標準邏輯“0”對應0V～0.4V電平，而RS-232-C標準采用負邏輯方式，標準邏輯“1”對應-5V～-15V電平，標準邏輯“0”對應+5V～+15V電平，顯然，兩者間要進行通信必須經過信號電平的轉換。目前常使用的電平轉換電路為Sipex公司的SP3232E。外設及系統(tǒng)總線127串口接口電路設計－串口芯片選型要完成最基本的串行通信功能，實串口接口電路設計－SP3232E引腳分布外設及系統(tǒng)總線128串口接口電路設計－SP3232E引腳分布外設及系統(tǒng)總線59串口接口電路設計－串口接口電路RS232電平TTL電平外設及系統(tǒng)總線129串口接口電路設計－串口接口電路RS232電平TTL電平外設及IIC接口電路設計－IIC簡介IIC總線是一種用于IC器件之間連接的二線制總線。它通過SDA（串行數據線）及SCL（串行時鐘線）兩線在連接到總線上的器件之間傳送信息，并根據地址識別每個器件：不管是微控制器、存儲器、LCD驅動器還是鍵盤接口。帶有IIC總線接口的器件可十分方便地用來將一個或多個微控制器及外