數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件

第2章

集成門電路第2章

集成門電路

概述2.1TTL與非門2.2CMOS集成電路2.3概述2.1TTL與非門2.2CMOS集成電路2.3內(nèi)容提要:本章主要講述數(shù)字電路的基本邏輯單元－－門電路，有TTL邏輯門、MOS邏輯門。在討論半導(dǎo)體二極管和三極管及場效應(yīng)管的開關(guān)特性基礎(chǔ)上，講解它們的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等等，為以后的學(xué)習(xí)及實(shí)際使用打下必要的基礎(chǔ)。本章重點(diǎn)討論TTL門電路和CMOS門電路。

內(nèi)容提要:【學(xué)習(xí)目標(biāo)】1、了解幾種常用的TTL與非門電路、CMOS集成門電路及其邏輯符號的表示方法及半導(dǎo)體二極管、三極管和MOS管的開關(guān)特性；2、理解基本TTL與非門電路的工作原理，了解TTL數(shù)字集成電路的電路特性及其性能參數(shù)3、熟練掌握CMOS集成門電路的工作原理及其性能參數(shù)；【學(xué)習(xí)目標(biāo)】1、了解幾種常用的TTL與非門電路、CMOS集成2.1概述邏輯門電路是數(shù)字電路中最基本的邏輯元件，所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路?；具壿嬯P(guān)系為“與”、“或”、“非”三種，最基本的邏輯門是與門、或門、和非門。2.1概述邏輯門可以用電阻、電容、二極管、三極管等分立原件構(gòu)成，成為分立元件門。也可以將門電路的所有器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上，構(gòu)成集成邏輯門電路。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進(jìn)制當(dāng)中的1和0，從而實(shí)現(xiàn)邏輯運(yùn)算。常見的邏輯門包括“與”門，“或”門，“非”門，“異或”門（也稱：互斥或）等等。邏輯門可以組合使用實(shí)現(xiàn)更為復(fù)雜的邏輯運(yùn)算。邏輯門可以用電阻、電容、二極管、三極2.1.1常用邏輯門電路的分類及其特征

邏輯門電路按其內(nèi)部有源器件的不同可以分為三大類：（1）第一類雙極型晶體管邏輯門電路，包括TTL、ECL電路和I2L電路等幾種類型。（2）第二類單極型MOS邏輯門電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型。（3）第三類則是二者的組合BICMOS門電路。常用的是CMOS邏輯門電路。2.1.1常用邏輯門電路的分類及其特征邏輯門電COMS邏輯門電路

CMOS邏輯門電路功耗極低，成本低，電源電壓范圍寬，邏輯度高，抗干擾能力強(qiáng)，輸入阻抗高扇出能力（指與非門輸出端連接同類門的最多個(gè)數(shù)）強(qiáng)。邏輯門電路按其集成度又可分為：SSI(小規(guī)模集成電路，每片組件包含10～20個(gè)等效門)。MAI(中規(guī)模集成電路，每個(gè)組件包含20～100個(gè)等效門)。COMS邏輯門電路

LAI(大規(guī)模集成電路，每組件內(nèi)含100～1000個(gè)等效門)。VLSI(超大規(guī)模集成電路，每片組件內(nèi)含1000個(gè)以上等效門)。常用的MOS門電路有NMOS，PMOS，CMOS，LDMOS，VDMOS等5種。用N溝通增強(qiáng)型場效應(yīng)管構(gòu)成的邏輯電路稱為NMOS電路；用P溝通場效應(yīng)管構(gòu)成的邏輯電路稱為PMOS電路；CMOS電路則是NMOS和PMOS的互補(bǔ)型電路，用橫向雙擴(kuò)散MOS管構(gòu)成的邏輯電路稱為LDMOS電路；用垂直雙擴(kuò)散MOS管構(gòu)成二邏輯電路稱為VDMOS電路。

LAI(大規(guī)模集成電路，每組件內(nèi)含100～1000個(gè)TTL邏輯門電路TTL（Transistor-TransistorLogic）即BJT-BJT邏輯門電路，是數(shù)字電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。TTL主要有BJT（BipolarJunctionTransistor即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TTL門電路是74系列，后來出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。

TTL邏輯門電路但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。TTL門電路有74（商用）和54（軍用）兩個(gè)系列，每個(gè)系列又有若干個(gè)子系列。TTL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯“1”，0V等價(jià)于邏輯“0”，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動器以及接收器電路；再者，計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚ΨQ的問題，這些問題對可靠性均有影響。TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)ECL邏輯門電路

ECL(EmitterCoupledLogic)即發(fā)射極耦合邏輯電路，也稱電流開關(guān)型邏輯電路。它是利用運(yùn)放原理通過晶體管射極耦合實(shí)現(xiàn)的門電路。在所有數(shù)字電路中，它工作速度最高，其平均延遲時(shí)間tpd可小至1ns。ECL電路是由一個(gè)差分對管和一對射隨器組成的，所以輸入阻抗大，輸出阻抗小，驅(qū)動能力強(qiáng)，信號檢測能力高，差分輸出，抗共模干擾能力強(qiáng)。但是由于單元門的開關(guān)管對是輪流導(dǎo)通的，對整個(gè)電路來講沒有“截止”狀態(tài)，所以電路的功耗較大。ECL邏輯門電路2.1.2邏輯門電路在實(shí)際應(yīng)用中的參數(shù)選擇（1）電源要求

電源電壓有兩個(gè)電壓：額定電源電壓和極限電源電壓，額定電源電壓指正常工作時(shí)電源電壓的允許大?。篢TL電路為5V±5%(54系列5V±10%)；CMOS電路為3～15V(4000B系列3～18V)。極限工作電源電壓指超過該電源電壓器件將永久損壞。2.1.2邏輯門電路在實(shí)際應(yīng)用中的參數(shù)選擇（1）電源要求2.輸入電壓要求輸入高電平電壓應(yīng)大于（輸入高電平的下限值）而小于電源電壓；輸入低電平電壓應(yīng)大于0V而小于（輸入高電平的上限值）。輸入電壓小于0V或大于電源電壓將有可能損壞邏輯電路。2.輸入電壓要求輸出負(fù)載要求除OC門和三態(tài)門外普通門電路輸出不能并接，否則可能燒壞器件；門電路的輸出帶同類門的個(gè)數(shù)不得超過扇出系數(shù)，否則可能造成狀態(tài)不穩(wěn)定；在速度高時(shí)帶負(fù)載數(shù)盡可能少；門電路輸出接普通負(fù)載時(shí)，其輸出電流就小于(輸出高電平電流)和（輸出高電平電流）。輸出負(fù)載要求4.工作及運(yùn)行環(huán)境溫度、濕度、靜電會影響器件的正常工作。74系列TTL可工作在0～70℃而54系列為-40～125℃，這就是通常的軍品工作溫度和民品工作溫度的區(qū)別；在工作時(shí)應(yīng)注意靜電對器件的影響，一般通過下面方法克服其影響：在運(yùn)輸時(shí)采用防靜電包裝；使用時(shí)保證設(shè)備接地良好；測試器件是應(yīng)先開機(jī)再加信號、關(guān)機(jī)時(shí)先斷開信號后關(guān)電源。4.工作及運(yùn)行環(huán)境2.2TTL集成門電路TTL集成門電路是由雙極型三極管構(gòu)成，它的特點(diǎn)是速度快，抗靜電能力強(qiáng)，集成度低，功耗大，目前廣泛應(yīng)用于中、小規(guī)模集成電路中。在TTL集成邏輯門電路中基本門是與非門，不是與門、或門和非門。與非門不僅是TTL集成邏輯電路中的基本部件，而且也是TTL觸發(fā)器的基本部件。2.2TTL集成門電路TTL集成2.2.1TTL與非門的結(jié)構(gòu)與工作原理TTL與非門電路的結(jié)構(gòu)

圖2-1是典型的TTL與非門電路，它屬于國產(chǎn)信號中的74（T1000）系列產(chǎn)品。A、B為輸入端，Y為輸出端，輸入信號高電平為3.6V，低電平為0.3V。2.2.1TTL與非門的結(jié)構(gòu)與工作原理TTL與非門電路的數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.TTL與非門電路的工作原理

（1）輸入全部是高電平時(shí)，當(dāng)輸入A、B、C都為高電平時(shí)即,基極電位升高，從圖2-2（b）中可知，電位足以使的集電極和的發(fā)射結(jié)導(dǎo)通。而的集電極電壓可以使導(dǎo)通，但它不能使導(dǎo)通。由提供足夠的基極電流而處于飽和狀態(tài)。因此輸出為低電平。

2.TTL與非門電路的工作原理（2）輸入至少有一個(gè)為低電平。當(dāng)輸入至少有一個(gè)是低電平（假設(shè)A是低電平），即時(shí)，端連接的發(fā)射結(jié)導(dǎo)通。從圖2-2（b）中可知，集電極電位使、均截止，而的集電極電壓足以使、導(dǎo)通。因此輸出為：（2）輸入至少有一個(gè)為低電平。當(dāng)輸入至少有一個(gè)是低電平（假

綜上所述，當(dāng)輸入全為高電平時(shí)，輸出為低電平，這時(shí)飽和，電路處于開門狀態(tài)；當(dāng)輸入至少有一個(gè)為低電平時(shí)，則輸出為高電平，這時(shí)截止，電路處于關(guān)門狀態(tài)。即輸入全為“1”時(shí)輸出為“0”；輸入有“0”時(shí)，輸出就為“1”。由此可見，電路輸出與輸入之間滿足與非的邏輯關(guān)系，即綜上所述，當(dāng)輸入全為高電平時(shí)，輸出為低（a）(b)圖2-2TTL與非門原理圖數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.2.2TTL與非門的外特性與參數(shù)

TTL與非門電壓傳輸特性是表示輸出電壓隨輸入電壓變化的一條線，其測試電路及電壓傳輸特性曲線如圖2-3所示。電壓傳輸特性曲線大致分為四段：(1)AB段：當(dāng)輸入電壓 時(shí)，工作在飽和狀態(tài)，，故截止,導(dǎo)通，為高電平。與非門處于截止?fàn)顟B(tài)，所以把AB段稱為截止區(qū)。

2.2.2TTL與非門的外特性與參數(shù)TTL與非門(2)BC段：輸入電壓時(shí)，開始導(dǎo)通，仍為導(dǎo)通，處于射極輸出狀態(tài)。隨的增加，增加，下降，并通過使也下降。因?yàn)榛臼请S的增加而線性減小，故把BC段稱為線性區(qū)。

（3）CD段：輸入電壓時(shí)，開始導(dǎo)通，并隨的增加趨于飽和。使輸出為低電平。所以把CD段稱為轉(zhuǎn)折區(qū)或過渡區(qū)。(2)BC段：輸入電壓時(shí)，

（4）DE段：當(dāng)時(shí)，飽和，截止，輸出為低電平。與非門處于飽和狀態(tài)。所以把DE段稱為飽和區(qū)。圖2-3TTL與非門電壓傳輸特性曲線

（4）DE段：當(dāng)時(shí)，飽和，（1）輸出高電平和輸出低電平。電壓傳輸特性曲線截止區(qū)的輸出電壓為，飽和區(qū)的電壓為。一般產(chǎn)品規(guī)定。（2）閥值電壓。電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的輸入電壓為也稱門檻電壓。一般TTL與非門的 。

(3)關(guān)門電平和開門電平。保證輸出電平為額定高電平（2.7V左右）時(shí)，允許輸入低電平的最大值，稱為關(guān)門電平。通常一般產(chǎn)品要求。（1）輸出高電平和輸出低電平。電壓傳輸特性曲線（4）噪聲容限。在實(shí)際應(yīng)用中，由于受外界干擾、電源波動等因素影響可能使輸入電平偏離規(guī)定值。為了保證電路可靠工作應(yīng)對干擾的幅度有一定的限制，稱為噪聲容限。它是用來說明電路抗干擾能力的參數(shù)。低電平噪聲容限是指在保證輸出為高電平的前提下，允許疊加在輸入低電平上的最大正向干擾（或噪聲）電壓。用表示：（4）噪聲容限。在實(shí)際應(yīng)用中，由于受外界干擾、電 高電平噪聲容限是指在保證輸出為低電平的前提下，允許疊加在輸入高電平上的最大負(fù)向干擾（或噪聲）電壓。用表示：輸入短路電流。當(dāng)時(shí)，流經(jīng)這個(gè)輸入端的電流稱為輸入短路電流。在如圖2-4所示電路中

輸入電路電流的典型值約為-1.5mA。 高電平噪聲容限是指在保證輸出為低電平的前提下，允許疊加在輸圖2-4圖2-5

(6)輸入漏電流

。當(dāng)

時(shí),流經(jīng)輸入端的電流稱為輸入漏電流，即倒置工作時(shí)的反向漏電流。其值很小，約為10μA。數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件(7)扇出系數(shù)N。扇出系數(shù)是以同一型號的與非門作為負(fù)載時(shí)，一個(gè)與非門能夠驅(qū)動同類與非門的最大數(shù)目，通常N≥8。（8）平均延遲時(shí)間。平均延遲時(shí)間指輸出信號滯后于輸入信號的時(shí)間，它是表示開關(guān)速度的參數(shù)，如圖2-5所示。從輸入波形上升沿的中點(diǎn)到輸出波形下降沿中點(diǎn)之間的時(shí)間稱為導(dǎo)通延遲時(shí)間

從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)之間的時(shí)間稱為截止延遲時(shí)間,所以TTL與非門平均延遲時(shí)間為(7)扇出系數(shù)N。扇出系數(shù)是以同一型號的與非門作為負(fù)載一般，TTL與非門為3～20ns。數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.2.3TTL與非門的產(chǎn)品介紹及其改進(jìn)電路

TTL與非門的產(chǎn)品介紹

將若干個(gè)門電路，經(jīng)過集成工藝制作在同一芯片上，加上封裝，引出管腳，便可以構(gòu)成TTL集成門電路組件。根據(jù)其內(nèi)部包含門電路的個(gè)數(shù)、同一門輸入的個(gè)數(shù)、電路的工作速度、功耗等，有可以分為多種型號。常用中小規(guī)模的TTL與非門電路型號及功能如表2-1所示。2.2.3TTL與非門的產(chǎn)品介紹及其改進(jìn)電路TTL與非表2-1常用TTL與非門

在實(shí)際應(yīng)用中，可根據(jù)電路需要選用不同的型號。如圖2-3所示，是74LS00和74LS20管腳排列示意圖。74LS00有四個(gè)2輸入與非門構(gòu)成，它有14個(gè)管腳，其中GND、管腳為表2-1常用TTL與非門接地端和電源端；接地端和電源端；管腳分別為四個(gè)與非門的輸入端；管腳，分別為它們的輸出端。74LS20由兩個(gè)4輸入的與非門構(gòu)成的。在我國TTL門電路產(chǎn)品的型號命名和國際通用的美國德克薩斯（TEXAS）所規(guī)定的電路產(chǎn)品中、電參數(shù)、封裝等方面是相同的，以便于互換使用。TTL器件型號由五部分組成，其符號和意義如表2-2所示。管腳分別為四個(gè)與非例如：一個(gè)TTL與非門器件上的標(biāo)志為：CH74H10FCT中國制造：TTL器件74溫度范圍：0～70℃H器件系列：高速10器件品名：三—3輸入與非門F封裝形式：全密封扁平封裝例如：一個(gè)TTL與非門器件上的標(biāo)志為：CH74H10數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件TTL門的改進(jìn)電路在現(xiàn)實(shí)的生活生產(chǎn)過程中，我們通過對TTL門電路的工作速度、功耗及抗干擾能力進(jìn)行一系列的改進(jìn)，以得到更好的性能來滿足我們要求，使TTL門電路能夠更加可靠地工作。由此便產(chǎn)生了一系列改進(jìn)型TTL門。目前我國TTL集成電路有CT54/74(普通、典型)、CT54/74(高速)、CT54/74S（肖特基）和CT54/74LS(低功耗)等四個(gè)系列國家標(biāo)準(zhǔn)的集成門電路。它們的主要性能指標(biāo)如表2-4示：TTL門的改進(jìn)電路數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.2.4TTL門電路的其他類型TTL門電路除了與非門之外還有許多其他的類型的門電路，其中常用的有與門、或門、或非門、與或非門、異或門、集電極開路門和三態(tài)門等。在這一節(jié)我們介紹集電極開路門和三態(tài)門。1.集電極開路門（OC門）可直接將幾個(gè)邏輯門的輸出端相連，實(shí)現(xiàn)輸出“與“功能的方式稱為線與。如圖2-7所示

2.2.4TTL門電路的其他類型是為實(shí)現(xiàn)線與功能的電路，在電路中當(dāng)或只要有一個(gè)是低電平時(shí)，就輸出為低電平；當(dāng)、均為高電平時(shí)，才輸出高電平。

圖2-7

是為實(shí)現(xiàn)線與功能的電路，在電路中當(dāng)或只要有一是普通的TTL與非門的輸出端是不能線與的，因?yàn)楫?dāng)一個(gè)門的輸出為高電平（），另一個(gè)為低電平（）時(shí)，將會有一個(gè)很大的電流從經(jīng)到導(dǎo)通門的管，如圖2-8所示。這個(gè)電流不僅會使導(dǎo)通門的輸出電平太高而破壞電路的邏輯關(guān)系，還會因?yàn)楣墓创疃鴵p壞電路。為了使TTL門直接相連實(shí)現(xiàn)線與，制成集電極開路的TTL與非門簡稱OC門。其電路及符號如圖2-9所示。它與普通的TTL與非門不同的是：的集電極是斷開的，必須經(jīng)外接電是普通的TTL與非門的輸出端是不能線與阻接通電源后，路才能實(shí)現(xiàn)與非邏輯及線與功能。

圖2-8普通TTL集成與非門圖2-9OC門電路的機(jī)構(gòu)和邏輯符號（a）電路結(jié)構(gòu)（b）邏輯符號阻接通電源后，路才能實(shí)現(xiàn)與非邏輯及線與功能圖2-10是實(shí)現(xiàn)線與功能的OC門，其邏輯函數(shù)表達(dá)式為：圖2-10實(shí)現(xiàn)線與功能的OC門圖2-10是實(shí)現(xiàn)線與功能的OC門，其邏輯函數(shù)表達(dá)式為：圖2-

由于輸出級電源和集電極負(fù)載電阻都是外接的，因此恰當(dāng)?shù)剡x擇電源電壓和負(fù)載電阻就可以，保證線與電路正常工作。外界電阻的選?。杭僭O(shè)有n個(gè)OC門接成了線與的形式，其輸出負(fù)載為m個(gè)TTL與非門，如圖2-11所示，所有OC門都為截止?fàn)顟B(tài)時(shí)，輸出電壓為高電平，為保證輸出的高電平不低于規(guī)定值，不宜太大。根據(jù)圖2-11(a)所示情況，的最大值為：由于輸出級電源和集電極負(fù)載電阻都是外接的，因此恰當(dāng)?shù)豱-并聯(lián)OC門的個(gè)數(shù)；m-并聯(lián)負(fù)載的個(gè)數(shù)；n-并聯(lián)OC門的個(gè)數(shù)；圖2-11圖2-11當(dāng)有一個(gè)OC門處于導(dǎo)通狀態(tài)時(shí)，輸出電壓為低電平。而且應(yīng)保證在最利的情況下,即使所有負(fù)載電流都流入一個(gè)導(dǎo)通門時(shí)，輸出的低電平應(yīng)低于規(guī)定。根據(jù)圖2.2.10（b）所示情況，最小值為：-導(dǎo)通OC門所允許的最大漏電流；-負(fù)載門的輸入短路電流；當(dāng)有一個(gè)OC門處于導(dǎo)通狀態(tài)時(shí)，輸出電壓為低電平綜合以上兩種情況，的選取應(yīng)滿足：為了減少負(fù)載電流的影響，值應(yīng)該選接近的值。三態(tài)門電路的結(jié)構(gòu)及工作原理（1）TTL三態(tài)門的電路結(jié)構(gòu)和邏輯符號如圖2-12所示。A、B為輸入端，為使能端，Y為輸出端。綜合以上兩種情況，的選取應(yīng)滿足：圖2-12TTL三態(tài)門的電路結(jié)構(gòu)和邏輯符號

（a)電路結(jié)構(gòu)（b）邏輯符號圖2-12TTL三態(tài)門的電路結(jié)構(gòu)和邏輯符號工作原理：當(dāng)，二極管V截止，電路處于正常工作狀態(tài)，即當(dāng)?shù)碗娖讲粌H使截止，同時(shí)它還經(jīng)過二極管的的基極電位鉗制在1V左右，使其截止，從輸出端看進(jìn)去，電路處于高阻態(tài)。這樣的輸出端Y共有是那種可能的狀態(tài)：高阻、高電平、低電平故而稱為“三態(tài)門”。工作原理：當(dāng)，二極管V截止，電（2）三態(tài)門電路的應(yīng)用：由于三態(tài)門可以構(gòu)成單向傳輸數(shù)據(jù)的總線電路，如圖2-13所示（a）,這個(gè)單向總線是分時(shí)傳輸?shù)目偩€，每次只能傳輸中的一個(gè)信號。當(dāng)某個(gè)三態(tài)門的使能端為時(shí)其對應(yīng)輸入的數(shù)據(jù)傳送到總線上（數(shù)據(jù)的非），當(dāng)三態(tài)門的能使端為時(shí)，不傳送信號，總線與各三態(tài)門呈高阻態(tài)。此電路常用語計(jì)算機(jī)系統(tǒng)中的、各部件的輸出級。圖2-13（b）為三態(tài)門構(gòu)成的雙向總線。該電路可以實(shí)現(xiàn)總線上三態(tài)門之間的數(shù)據(jù)分時(shí)雙向傳輸，傳送到總線上，總線上數(shù)據(jù)的邏輯非傳送給。（2）三態(tài)門電路的應(yīng)用：由于三態(tài)門可以構(gòu)成單向傳輸數(shù)據(jù)的總線

圖2-13三態(tài)門的應(yīng)用（a）單向總線電路（b）雙向總線電路圖2-13三態(tài)門的應(yīng)用2.3CM0S集成門電路

CMOS門電路具有功耗低、電源電壓范圍寬、輸出幅度大、抗干擾能力強(qiáng)、工作穩(wěn)定性好、集成度高等特點(diǎn)。因此，它特別適用于大規(guī)模的集成。2.3.1COMS反相器如圖2-14所示為CMOS非門（CC4069）電路，它由一個(gè)增強(qiáng)型PCMOS管，一個(gè)增強(qiáng)型NCMOS管和輸入保護(hù)電路構(gòu)成。一般選2.3CM0S集成門電路CMOS門電

當(dāng)輸入導(dǎo)通、截止，輸出為高電平。當(dāng)輸入，輸出為低電平。所以這個(gè)電路可以當(dāng)輸入導(dǎo)通、截止，輸出為高電2.3.1其他類型的COMS邏輯門電路

1.COMS與非門圖2-15是一個(gè)兩輸入的CMOS管與非門電路，它由兩個(gè)串聯(lián)NMOS管（）和兩個(gè)并聯(lián)的PMOS管（）構(gòu)成的。每個(gè)輸入分別控制一對PMOS管和NMOS管。當(dāng)輸入A、B中至少有一個(gè)為低電平時(shí)，與之相連的NMOS管截止、PMOS管導(dǎo)通，輸出為高電平。只有當(dāng)A、B輸入都為高電平時(shí)，才會使串聯(lián)的兩個(gè)NCMOS管全導(dǎo)通，并聯(lián)的兩個(gè)PMOS管全部截止，輸出為低電平。所以該電路完成了與非的邏輯功能，即2.3.1其他類型的COMS邏輯門電路

可通過串聯(lián)PMOS管，并接PMOS管來實(shí)現(xiàn)多個(gè)輸入的與非門。

圖2-15量輸入的COMS與與非門（CC4011）電路數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.COMS或非門電路

圖2-16是來兩輸入的CMOS或非門電路。去電路構(gòu)成正好與CMOS與非門相反，由兩個(gè)NMOS管并聯(lián)，兩個(gè)PMOS管串聯(lián)所構(gòu)成的。當(dāng)輸入A、B中有一個(gè)為高電平時(shí)，與其相連的NMOS管就會導(dǎo)通，PMOS管截止，輸出為低電平。只有當(dāng)A、B都為低電平時(shí)，才會使并聯(lián)的兩個(gè)NMOS管全部截止，串聯(lián)的兩個(gè)PMOS管全部導(dǎo)通，輸出為高電平，因此該電路實(shí)現(xiàn)了或非門的邏輯功能，即2.COMS或非門電路數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件3.COMS傳輸門和模擬開關(guān)圖2-17為CMOS傳輸門電路和邏輯符號。它是由一個(gè)NMOS管和一個(gè)PMOS管并聯(lián)構(gòu)成的。兩個(gè)管的源極連在一起作為輸入端，漏極相連作為輸出端，柵極作為控制端，信號電平變化范圍為0～。當(dāng)控制端時(shí)，輸入信號電平變化范圍0～，則少有一個(gè)導(dǎo)通，這樣，，信號由輸入端傳送到輸出端。當(dāng)控制端時(shí)，都截止，相當(dāng)于輸入端和輸出端斷開信號不傳送。3.COMS傳輸門和模擬開關(guān)

由以上分析可知，CMOS傳輸門是一種控制信號是否通過電子開關(guān)。CMOS傳輸門可以單向傳送，也可以雙向傳送即可以由輸入端向輸出端傳送信號；也可以在輸入端和輸出端之間相互傳送信號。由CMOS傳輸門和一個(gè)非門則可以構(gòu)成一個(gè)模擬開關(guān)，如圖2.3.4所示，當(dāng)C=1時(shí)，開關(guān)閉合，接通輸入、輸出端；當(dāng)C=0時(shí)，開關(guān)斷開，輸入、輸出端部接通。由以上分析可知，CMOS傳輸門是一種控?cái)?shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件

由以上分析可以知道，COMS傳輸門是一種控制信號是否通過電子開關(guān)的電路。COMS傳輸門可以單向傳送，也可以雙向傳送，可以由輸入端向輸出端傳送信號，也可以在輸入端和輸出端之間相互傳送信號。由COMS傳輸門和一個(gè)與非門則可以構(gòu)成一個(gè)模擬開關(guān)，如圖2-17（C）所示由以上分析可以知道，COMS傳輸門是當(dāng)C=1時(shí)，開關(guān)閉合，接通輸入、輸出端；反之，則輸入、輸出端不接通。CMOS電路使用的注意事項(xiàng)1.CMOS集成電路為高輸入阻抗器件，在存放和運(yùn)輸過程中，最好用防靜電材料進(jìn)行包裝。當(dāng)C=1時(shí)，開關(guān)閉合，接通輸入、輸出端2.組裝、調(diào)試CMOS電路時(shí)，所有工具、儀表、工作臺、服裝、手套等要注意接地或防靜電。3.CMOS電路不用的輸入端一定要懸空。與門和非門都與的輸入端要接在電源上，或門和非門多余端要接地。4.CMOS電路中有輸入保護(hù)鉗位二極管，為防止其勾留而順壞，對于低內(nèi)阻的信號源，要加限流電阻。5.CMOS電路輸出不允許接電源或接地，并且不同芯片的輸出不能并接在一起。2.組裝、調(diào)試CMOS電路時(shí)，所有工具、儀表、工作臺、服裝本章小結(jié)門電路是構(gòu)成各種復(fù)雜集成邏輯門電路的基本單元，掌握各種門電路的邏輯功能和電氣特性，對于正確使用數(shù)字集成電路十分重要。本章主要重點(diǎn)介紹了目前應(yīng)用最廣泛的TTL門及OC門、三態(tài)門兩種較為特殊的門電路。在MOS集成電路中介紹了COMS反相器和COMS與非門、COMS或非門。CMOS的反相器和各種門電路，強(qiáng)調(diào)了CMOS門電路的結(jié)構(gòu)特點(diǎn)及其優(yōu)點(diǎn)。本章主要需掌握的知識有以下幾點(diǎn)：本章小結(jié)門電路是構(gòu)成各種復(fù)雜集成邏輯門1．分立元件的邏輯門的組成機(jī)構(gòu)及其工作原理2.TTL集成邏輯門及復(fù)合邏輯門電路的組成結(jié)構(gòu)及工作原理3.TTL的三態(tài)門和OC門的組成及其工作原理4.CMOS集成門電路及復(fù)合門電路的組成機(jī)構(gòu)及工作原理通過本章的學(xué)習(xí)，我們對各種基本的邏輯門電路及復(fù)合邏輯電路的工作原理和工作特性有了深入的理解，對COMS電路的優(yōu)、缺點(diǎn)及如何選擇使用都有了一定的理解。1．分立元件的邏輯門的組成機(jī)構(gòu)及其工作原理第2章

集成門電路第2章

集成門電路

概述2.1TTL與非門2.2CMOS集成電路2.3概述2.1TTL與非門2.2CMOS集成電路2.3內(nèi)容提要:本章主要講述數(shù)字電路的基本邏輯單元－－門電路，有TTL邏輯門、MOS邏輯門。在討論半導(dǎo)體二極管和三極管及場效應(yīng)管的開關(guān)特性基礎(chǔ)上，講解它們的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等等，為以后的學(xué)習(xí)及實(shí)際使用打下必要的基礎(chǔ)。本章重點(diǎn)討論TTL門電路和CMOS門電路。

內(nèi)容提要:【學(xué)習(xí)目標(biāo)】1、了解幾種常用的TTL與非門電路、CMOS集成門電路及其邏輯符號的表示方法及半導(dǎo)體二極管、三極管和MOS管的開關(guān)特性；2、理解基本TTL與非門電路的工作原理，了解TTL數(shù)字集成電路的電路特性及其性能參數(shù)3、熟練掌握CMOS集成門電路的工作原理及其性能參數(shù)；【學(xué)習(xí)目標(biāo)】1、了解幾種常用的TTL與非門電路、CMOS集成2.1概述邏輯門電路是數(shù)字電路中最基本的邏輯元件，所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路?；具壿嬯P(guān)系為“與”、“或”、“非”三種，最基本的邏輯門是與門、或門、和非門。2.1概述邏輯門可以用電阻、電容、二極管、三極管等分立原件構(gòu)成，成為分立元件門。也可以將門電路的所有器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上，構(gòu)成集成邏輯門電路。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進(jìn)制當(dāng)中的1和0，從而實(shí)現(xiàn)邏輯運(yùn)算。常見的邏輯門包括“與”門，“或”門，“非”門，“異或”門（也稱：互斥或）等等。邏輯門可以組合使用實(shí)現(xiàn)更為復(fù)雜的邏輯運(yùn)算。邏輯門可以用電阻、電容、二極管、三極2.1.1常用邏輯門電路的分類及其特征

邏輯門電路按其內(nèi)部有源器件的不同可以分為三大類：（1）第一類雙極型晶體管邏輯門電路，包括TTL、ECL電路和I2L電路等幾種類型。（2）第二類單極型MOS邏輯門電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型。（3）第三類則是二者的組合BICMOS門電路。常用的是CMOS邏輯門電路。2.1.1常用邏輯門電路的分類及其特征邏輯門電COMS邏輯門電路

CMOS邏輯門電路功耗極低，成本低，電源電壓范圍寬，邏輯度高，抗干擾能力強(qiáng)，輸入阻抗高扇出能力（指與非門輸出端連接同類門的最多個(gè)數(shù)）強(qiáng)。邏輯門電路按其集成度又可分為：SSI(小規(guī)模集成電路，每片組件包含10～20個(gè)等效門)。MAI(中規(guī)模集成電路，每個(gè)組件包含20～100個(gè)等效門)。COMS邏輯門電路

LAI(大規(guī)模集成電路，每組件內(nèi)含100～1000個(gè)等效門)。VLSI(超大規(guī)模集成電路，每片組件內(nèi)含1000個(gè)以上等效門)。常用的MOS門電路有NMOS，PMOS，CMOS，LDMOS，VDMOS等5種。用N溝通增強(qiáng)型場效應(yīng)管構(gòu)成的邏輯電路稱為NMOS電路；用P溝通場效應(yīng)管構(gòu)成的邏輯電路稱為PMOS電路；CMOS電路則是NMOS和PMOS的互補(bǔ)型電路，用橫向雙擴(kuò)散MOS管構(gòu)成的邏輯電路稱為LDMOS電路；用垂直雙擴(kuò)散MOS管構(gòu)成二邏輯電路稱為VDMOS電路。

LAI(大規(guī)模集成電路，每組件內(nèi)含100～1000個(gè)TTL邏輯門電路TTL（Transistor-TransistorLogic）即BJT-BJT邏輯門電路，是數(shù)字電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。TTL主要有BJT（BipolarJunctionTransistor即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TTL門電路是74系列，后來出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。

TTL邏輯門電路但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。TTL門電路有74（商用）和54（軍用）兩個(gè)系列，每個(gè)系列又有若干個(gè)子系列。TTL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定，+5V等價(jià)于邏輯“1”，0V等價(jià)于邏輯“0”，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統(tǒng)，這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的，首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動器以及接收器電路；再者，計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的，而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下，是采用并行數(shù)據(jù)傳輸方式，而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚ΨQ的問題，這些問題對可靠性均有影響。TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)ECL邏輯門電路

ECL(EmitterCoupledLogic)即發(fā)射極耦合邏輯電路，也稱電流開關(guān)型邏輯電路。它是利用運(yùn)放原理通過晶體管射極耦合實(shí)現(xiàn)的門電路。在所有數(shù)字電路中，它工作速度最高，其平均延遲時(shí)間tpd可小至1ns。ECL電路是由一個(gè)差分對管和一對射隨器組成的，所以輸入阻抗大，輸出阻抗小，驅(qū)動能力強(qiáng)，信號檢測能力高，差分輸出，抗共模干擾能力強(qiáng)。但是由于單元門的開關(guān)管對是輪流導(dǎo)通的，對整個(gè)電路來講沒有“截止”狀態(tài)，所以電路的功耗較大。ECL邏輯門電路2.1.2邏輯門電路在實(shí)際應(yīng)用中的參數(shù)選擇（1）電源要求

電源電壓有兩個(gè)電壓：額定電源電壓和極限電源電壓，額定電源電壓指正常工作時(shí)電源電壓的允許大?。篢TL電路為5V±5%(54系列5V±10%)；CMOS電路為3～15V(4000B系列3～18V)。極限工作電源電壓指超過該電源電壓器件將永久損壞。2.1.2邏輯門電路在實(shí)際應(yīng)用中的參數(shù)選擇（1）電源要求2.輸入電壓要求輸入高電平電壓應(yīng)大于（輸入高電平的下限值）而小于電源電壓；輸入低電平電壓應(yīng)大于0V而小于（輸入高電平的上限值）。輸入電壓小于0V或大于電源電壓將有可能損壞邏輯電路。2.輸入電壓要求輸出負(fù)載要求除OC門和三態(tài)門外普通門電路輸出不能并接，否則可能燒壞器件；門電路的輸出帶同類門的個(gè)數(shù)不得超過扇出系數(shù)，否則可能造成狀態(tài)不穩(wěn)定；在速度高時(shí)帶負(fù)載數(shù)盡可能少；門電路輸出接普通負(fù)載時(shí)，其輸出電流就小于(輸出高電平電流)和（輸出高電平電流）。輸出負(fù)載要求4.工作及運(yùn)行環(huán)境溫度、濕度、靜電會影響器件的正常工作。74系列TTL可工作在0～70℃而54系列為-40～125℃，這就是通常的軍品工作溫度和民品工作溫度的區(qū)別；在工作時(shí)應(yīng)注意靜電對器件的影響，一般通過下面方法克服其影響：在運(yùn)輸時(shí)采用防靜電包裝；使用時(shí)保證設(shè)備接地良好；測試器件是應(yīng)先開機(jī)再加信號、關(guān)機(jī)時(shí)先斷開信號后關(guān)電源。4.工作及運(yùn)行環(huán)境2.2TTL集成門電路TTL集成門電路是由雙極型三極管構(gòu)成，它的特點(diǎn)是速度快，抗靜電能力強(qiáng)，集成度低，功耗大，目前廣泛應(yīng)用于中、小規(guī)模集成電路中。在TTL集成邏輯門電路中基本門是與非門，不是與門、或門和非門。與非門不僅是TTL集成邏輯電路中的基本部件，而且也是TTL觸發(fā)器的基本部件。2.2TTL集成門電路TTL集成2.2.1TTL與非門的結(jié)構(gòu)與工作原理TTL與非門電路的結(jié)構(gòu)

圖2-1是典型的TTL與非門電路，它屬于國產(chǎn)信號中的74（T1000）系列產(chǎn)品。A、B為輸入端，Y為輸出端，輸入信號高電平為3.6V，低電平為0.3V。2.2.1TTL與非門的結(jié)構(gòu)與工作原理TTL與非門電路的數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.TTL與非門電路的工作原理

（1）輸入全部是高電平時(shí)，當(dāng)輸入A、B、C都為高電平時(shí)即,基極電位升高，從圖2-2（b）中可知，電位足以使的集電極和的發(fā)射結(jié)導(dǎo)通。而的集電極電壓可以使導(dǎo)通，但它不能使導(dǎo)通。由提供足夠的基極電流而處于飽和狀態(tài)。因此輸出為低電平。

2.TTL與非門電路的工作原理（2）輸入至少有一個(gè)為低電平。當(dāng)輸入至少有一個(gè)是低電平（假設(shè)A是低電平），即時(shí)，端連接的發(fā)射結(jié)導(dǎo)通。從圖2-2（b）中可知，集電極電位使、均截止，而的集電極電壓足以使、導(dǎo)通。因此輸出為：（2）輸入至少有一個(gè)為低電平。當(dāng)輸入至少有一個(gè)是低電平（假

綜上所述，當(dāng)輸入全為高電平時(shí)，輸出為低電平，這時(shí)飽和，電路處于開門狀態(tài)；當(dāng)輸入至少有一個(gè)為低電平時(shí)，則輸出為高電平，這時(shí)截止，電路處于關(guān)門狀態(tài)。即輸入全為“1”時(shí)輸出為“0”；輸入有“0”時(shí)，輸出就為“1”。由此可見，電路輸出與輸入之間滿足與非的邏輯關(guān)系，即綜上所述，當(dāng)輸入全為高電平時(shí)，輸出為低（a）(b)圖2-2TTL與非門原理圖數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.2.2TTL與非門的外特性與參數(shù)

TTL與非門電壓傳輸特性是表示輸出電壓隨輸入電壓變化的一條線，其測試電路及電壓傳輸特性曲線如圖2-3所示。電壓傳輸特性曲線大致分為四段：(1)AB段：當(dāng)輸入電壓 時(shí)，工作在飽和狀態(tài)，，故截止,導(dǎo)通，為高電平。與非門處于截止?fàn)顟B(tài)，所以把AB段稱為截止區(qū)。

2.2.2TTL與非門的外特性與參數(shù)TTL與非門(2)BC段：輸入電壓時(shí)，開始導(dǎo)通，仍為導(dǎo)通，處于射極輸出狀態(tài)。隨的增加，增加，下降，并通過使也下降。因?yàn)榛臼请S的增加而線性減小，故把BC段稱為線性區(qū)。

（3）CD段：輸入電壓時(shí)，開始導(dǎo)通，并隨的增加趨于飽和。使輸出為低電平。所以把CD段稱為轉(zhuǎn)折區(qū)或過渡區(qū)。(2)BC段：輸入電壓時(shí)，

（4）DE段：當(dāng)時(shí)，飽和，截止，輸出為低電平。與非門處于飽和狀態(tài)。所以把DE段稱為飽和區(qū)。圖2-3TTL與非門電壓傳輸特性曲線

（4）DE段：當(dāng)時(shí)，飽和，（1）輸出高電平和輸出低電平。電壓傳輸特性曲線截止區(qū)的輸出電壓為，飽和區(qū)的電壓為。一般產(chǎn)品規(guī)定。（2）閥值電壓。電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的輸入電壓為也稱門檻電壓。一般TTL與非門的 。

(3)關(guān)門電平和開門電平。保證輸出電平為額定高電平（2.7V左右）時(shí)，允許輸入低電平的最大值，稱為關(guān)門電平。通常一般產(chǎn)品要求。（1）輸出高電平和輸出低電平。電壓傳輸特性曲線（4）噪聲容限。在實(shí)際應(yīng)用中，由于受外界干擾、電源波動等因素影響可能使輸入電平偏離規(guī)定值。為了保證電路可靠工作應(yīng)對干擾的幅度有一定的限制，稱為噪聲容限。它是用來說明電路抗干擾能力的參數(shù)。低電平噪聲容限是指在保證輸出為高電平的前提下，允許疊加在輸入低電平上的最大正向干擾（或噪聲）電壓。用表示：（4）噪聲容限。在實(shí)際應(yīng)用中，由于受外界干擾、電 高電平噪聲容限是指在保證輸出為低電平的前提下，允許疊加在輸入高電平上的最大負(fù)向干擾（或噪聲）電壓。用表示：輸入短路電流。當(dāng)時(shí)，流經(jīng)這個(gè)輸入端的電流稱為輸入短路電流。在如圖2-4所示電路中

輸入電路電流的典型值約為-1.5mA。 高電平噪聲容限是指在保證輸出為低電平的前提下，允許疊加在輸圖2-4圖2-5

(6)輸入漏電流

。當(dāng)

時(shí),流經(jīng)輸入端的電流稱為輸入漏電流，即倒置工作時(shí)的反向漏電流。其值很小，約為10μA。數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件(7)扇出系數(shù)N。扇出系數(shù)是以同一型號的與非門作為負(fù)載時(shí)，一個(gè)與非門能夠驅(qū)動同類與非門的最大數(shù)目，通常N≥8。（8）平均延遲時(shí)間。平均延遲時(shí)間指輸出信號滯后于輸入信號的時(shí)間，它是表示開關(guān)速度的參數(shù)，如圖2-5所示。從輸入波形上升沿的中點(diǎn)到輸出波形下降沿中點(diǎn)之間的時(shí)間稱為導(dǎo)通延遲時(shí)間

從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)之間的時(shí)間稱為截止延遲時(shí)間,所以TTL與非門平均延遲時(shí)間為(7)扇出系數(shù)N。扇出系數(shù)是以同一型號的與非門作為負(fù)載一般，TTL與非門為3～20ns。數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.2.3TTL與非門的產(chǎn)品介紹及其改進(jìn)電路

TTL與非門的產(chǎn)品介紹

將若干個(gè)門電路，經(jīng)過集成工藝制作在同一芯片上，加上封裝，引出管腳，便可以構(gòu)成TTL集成門電路組件。根據(jù)其內(nèi)部包含門電路的個(gè)數(shù)、同一門輸入的個(gè)數(shù)、電路的工作速度、功耗等，有可以分為多種型號。常用中小規(guī)模的TTL與非門電路型號及功能如表2-1所示。2.2.3TTL與非門的產(chǎn)品介紹及其改進(jìn)電路TTL與非表2-1常用TTL與非門

在實(shí)際應(yīng)用中，可根據(jù)電路需要選用不同的型號。如圖2-3所示，是74LS00和74LS20管腳排列示意圖。74LS00有四個(gè)2輸入與非門構(gòu)成，它有14個(gè)管腳，其中GND、管腳為表2-1常用TTL與非門接地端和電源端；接地端和電源端；管腳分別為四個(gè)與非門的輸入端；管腳，分別為它們的輸出端。74LS20由兩個(gè)4輸入的與非門構(gòu)成的。在我國TTL門電路產(chǎn)品的型號命名和國際通用的美國德克薩斯（TEXAS）所規(guī)定的電路產(chǎn)品中、電參數(shù)、封裝等方面是相同的，以便于互換使用。TTL器件型號由五部分組成，其符號和意義如表2-2所示。管腳分別為四個(gè)與非例如：一個(gè)TTL與非門器件上的標(biāo)志為：CH74H10FCT中國制造：TTL器件74溫度范圍：0～70℃H器件系列：高速10器件品名：三—3輸入與非門F封裝形式：全密封扁平封裝例如：一個(gè)TTL與非門器件上的標(biāo)志為：CH74H10數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件TTL門的改進(jìn)電路在現(xiàn)實(shí)的生活生產(chǎn)過程中，我們通過對TTL門電路的工作速度、功耗及抗干擾能力進(jìn)行一系列的改進(jìn)，以得到更好的性能來滿足我們要求，使TTL門電路能夠更加可靠地工作。由此便產(chǎn)生了一系列改進(jìn)型TTL門。目前我國TTL集成電路有CT54/74(普通、典型)、CT54/74(高速)、CT54/74S（肖特基）和CT54/74LS(低功耗)等四個(gè)系列國家標(biāo)準(zhǔn)的集成門電路。它們的主要性能指標(biāo)如表2-4示：TTL門的改進(jìn)電路數(shù)字電路與邏輯設(shè)計(jì)第2章集成門電路課件2.2.4TTL門電路的其他類型TTL門電路除了與非門之外還有許多其他的類型的門電路，其中常用的有與門、或門、或非門、與或非門、異或門、集電極開路門和三態(tài)門等。在這一節(jié)我們介紹集電極開路門和三態(tài)門。1.集電極開路門（OC門）可直接將幾個(gè)邏輯門的輸出端相連，實(shí)現(xiàn)輸出“與“功能的方式稱為線與。如圖2-7所示

2.2.4TTL門電路的其他類型是為實(shí)現(xiàn)線與功能的電路，在電路中當(dāng)或只要有一個(gè)是低電平時(shí)，就輸出為低電平；當(dāng)、均為高電平時(shí)，才輸出高電平。

圖2-7

是為實(shí)現(xiàn)線與功能的電路，在電路中當(dāng)或只要有一是普通的TTL與非門的輸出端是不能線與的，因?yàn)楫?dāng)一個(gè)門的輸出為高電平（），另一個(gè)為低電平（）時(shí)，將會有一個(gè)很大的電流從經(jīng)到導(dǎo)通門的管，如圖2-8所示。這個(gè)電流不僅會使導(dǎo)通門的輸出電平太高而破壞電路的邏輯關(guān)系，還會因?yàn)楣墓创疃鴵p壞電路。為了使TTL門直接相連實(shí)現(xiàn)線與，制成集電極開路的TTL與非門簡稱OC門。其電路及符號如圖2-9所示。它與普通的TTL與非門不同的是：的集電極是斷開的，必須經(jīng)外接電是普通的TTL與非門的輸出端是不能線與阻接通電源后，路才能實(shí)現(xiàn)與非邏輯及線與功能。

圖2-8普通TTL集成與非門圖2-9OC門電路的機(jī)構(gòu)和邏輯符號（a）電路結(jié)構(gòu)（b）邏輯符號阻接通電源后，路才能實(shí)現(xiàn)與非邏輯及線與功能圖2-10是實(shí)現(xiàn)線與功能的OC門，其邏輯函數(shù)表達(dá)式為：圖2-10實(shí)現(xiàn)線與功能的OC門圖2-10是實(shí)現(xiàn)線與功能的OC門，其邏輯函數(shù)表達(dá)式為：圖2-

由于輸出級電源和集電極負(fù)載電阻都是外接的，因此恰當(dāng)?shù)剡x擇電源電壓和負(fù)載電阻就可以，保證線與電路正常工作。外界電阻的選取：假設(shè)有n個(gè)OC門接成了線與的形式，其輸出負(fù)載為m個(gè)TTL與非門，如圖2-11所示，所有OC門都為截止?fàn)顟B(tài)時(shí)，輸出電壓為高電平，為保證輸出的高電平不低于規(guī)定值，不宜太大。根據(jù)圖2-11(a)所示情況，的最大值為：由于輸出級電源和集電極負(fù)載電阻都是外接的，因此恰當(dāng)?shù)豱-并聯(lián)OC門的個(gè)數(shù)；m-并聯(lián)負(fù)載的個(gè)數(shù)；n-并聯(lián)OC門的個(gè)數(shù)；圖2-11圖2-11當(dāng)有一個(gè)OC門處于導(dǎo)通狀態(tài)時(shí)，輸出電壓為低電平。而且應(yīng)保證在最利的情況下,即使所有負(fù)載電流都流入一個(gè)導(dǎo)通門時(shí)，輸出的低電平應(yīng)低于規(guī)定。根據(jù)圖2.2.10（b）所示情況，最小值為：-導(dǎo)通OC門所允許的最大漏電流；-負(fù)載門的輸入短路電流；當(dāng)有一個(gè)OC門處于導(dǎo)通狀態(tài)時(shí)，輸出電壓為低電平綜合以上兩種情況，的選取應(yīng)滿足：為了減少負(fù)載電流的影響，值應(yīng)該選接近的值。三態(tài)門電路的結(jié)構(gòu)及工作原理（1）TTL三態(tài)門的電路結(jié)構(gòu)和邏輯符號如圖2-12所示。A、B為輸入端，為使能端，Y為輸出端。綜合以上兩種情況，的選取應(yīng)滿足：圖2-12TTL三態(tài)門的電路結(jié)構(gòu)和邏輯符號

（a)電路結(jié)構(gòu)（b）邏輯符號圖2-12TTL三態(tài)門的電路結(jié)構(gòu)和邏輯符號工作原理：當(dāng)，二極管V截止，電路處于正常工作狀態(tài)，即當(dāng)?shù)碗娖讲粌H使截止，同時(shí)它還經(jīng)過二極管的的基極電位鉗制在1V左右，使其截止，從輸出端看進(jìn)去，電路處于高阻態(tài)。這樣的輸出端Y共有是那種可能的狀態(tài)：高阻、高電平、低電平故而稱為“三態(tài)門”。工作原理：當(dāng)，二極管V截止，電（2）三態(tài)門電路的應(yīng)用：由于三態(tài)門可以構(gòu)成單向傳輸數(shù)據(jù)的總線電路，如圖2-13所示（a）,這個(gè)單向總線是分時(shí)傳輸?shù)目偩€，每次只能傳輸中的一個(gè)信號。當(dāng)某個(gè)三態(tài)門的使能端為時(shí)其對應(yīng)輸入的數(shù)據(jù)傳送到總線上（數(shù)據(jù)的非），當(dāng)三態(tài)門的能使端為時(shí)，不傳送信號，總線與各三態(tài)門呈高阻態(tài)。此電路常用語計(jì)算機(jī)系統(tǒng)中的、各部件的輸出級。圖2-13（b）為三態(tài)門構(gòu)成的雙向總線。該電路可以實(shí)現(xiàn)總線上三態(tài)門之間的數(shù)據(jù)分時(shí)雙向傳輸，傳送到總線上，總線上數(shù)據(jù)的邏輯非傳送給。（2）三態(tài)門電路的應(yīng)用：由于三態(tài)門可以構(gòu)成單向傳輸數(shù)據(jù)的總線

圖2-13三態(tài)門的應(yīng)用（a）單向總線電路（b）雙向總線電路圖2-13三態(tài)門的應(yīng)用2.3CM0S集成門電路

CMOS門電路具有功耗低、電源電壓范圍寬、輸出幅度大、抗干擾能力強(qiáng)、工作穩(wěn)定性好、集成度高等特點(diǎn)。因此，它特別適用于大規(guī)模的集成。2.3.1COMS反相器如圖2-14所示為CMOS非門（CC4069）電路，它由一個(gè)增強(qiáng)型P