出租車計(jì)費(fèi)系統(tǒng)的EDA技術(shù)綜合應(yīng)用實(shí)例與分析譚會(huì)生課件

第14章出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)與分析14.1系統(tǒng)設(shè)計(jì)要求

14.2系統(tǒng)設(shè)計(jì)方案14.3主要源程序14.4系統(tǒng)仿真/硬件驗(yàn)證14.5設(shè)計(jì)技巧分析14.6系統(tǒng)擴(kuò)展思路第14章出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)與分析14.1系統(tǒng)設(shè)計(jì)14.1系統(tǒng)設(shè)計(jì)要求以CPLD/FPGA為主體，設(shè)計(jì)并制作一臺(tái)出租車計(jì)費(fèi)系統(tǒng)，系統(tǒng)的方框圖如圖14.1所示。14.1系統(tǒng)設(shè)計(jì)要求以CPLD圖14.1出租車計(jì)費(fèi)系統(tǒng)方框圖圖14.1出租車計(jì)費(fèi)系統(tǒng)方框圖1．計(jì)費(fèi)及顯示(1)里程，即汽車行駛里程，用四位數(shù)字顯示，顯示方式為“XXX.X”，單位為km，精確到0.1km。(2)單價(jià)，即里程單價(jià)，用三位數(shù)字顯示，顯示方式為“X.XX”，單價(jià)為元/km，根據(jù)每天不同的時(shí)間段有兩種情況：當(dāng)時(shí)間段為06:00～23:00時(shí)單價(jià)為1.40元/km，其他時(shí)間段內(nèi)單價(jià)為1.80元/km。1．計(jì)費(fèi)及顯示(3)等候時(shí)間，用四位數(shù)字顯示分鐘和秒，顯示方式為“XX:XX”，等候的定義是：當(dāng)汽車行駛速度小于或等于12km/h時(shí)為“等候”。(4)等候單價(jià)，等候單價(jià)有兩種情況：在等候時(shí)間小于1小時(shí)的情況下，等候單價(jià)為1元每5分鐘；在等候時(shí)間大于1小時(shí)的情況下，等候單價(jià)為20元每小時(shí)。(3)等候時(shí)間，用四位數(shù)字顯示分鐘(5)費(fèi)用的計(jì)算，出租車的起價(jià)為5.00元，當(dāng)里程小于2km時(shí)，按起價(jià)計(jì)算費(fèi)用；當(dāng)里程大于2km時(shí)按下式計(jì)算費(fèi)用：費(fèi)用=里程╳里程單價(jià)+等候時(shí)間╳等候單價(jià)(6)費(fèi)用的顯示，用五位數(shù)字顯示，顯示方式為“XXX.XX”，單價(jià)為元。

(5)費(fèi)用的計(jì)算，出租車的起價(jià)為52．時(shí)鐘及顯示當(dāng)出租車在常運(yùn)狀態(tài)下，應(yīng)能顯示當(dāng)前的時(shí)間。在汽車熄火的情況下，時(shí)鐘必須正常運(yùn)行，但是可以不顯示時(shí)鐘。3．計(jì)費(fèi)開始提示當(dāng)出租車載上乘客并起步后，將空車指示牌扳倒時(shí)，空車指示牌里的指示燈熄滅，并有語音或燈光提示信號(hào)。2．時(shí)鐘及顯示14.2系統(tǒng)設(shè)計(jì)方案14.2.1系統(tǒng)總體設(shè)計(jì)方案本系統(tǒng)擬采用單片機(jī)和FPGA的結(jié)合進(jìn)行系統(tǒng)的主體設(shè)計(jì)，系統(tǒng)原理框圖如圖14.2所示。14.2系統(tǒng)設(shè)計(jì)方案14.2.1系統(tǒng)總體設(shè)圖14.2出租車計(jì)費(fèi)系統(tǒng)總體原理框圖圖14.2出租車計(jì)費(fèi)系統(tǒng)總體原理框圖14.2.2測(cè)控FPGA的VHDL程序設(shè)計(jì)

根據(jù)系統(tǒng)的設(shè)計(jì)要求，我們可將整個(gè)測(cè)控FPGA系統(tǒng)CZJFXT分為七個(gè)模塊，它們分別是：分頻器模塊FPQ，等待判別模塊DDPB，里程計(jì)算模塊LCJS，里程計(jì)費(fèi)模塊LCJF，等待計(jì)時(shí)模塊DDJS，等待計(jì)費(fèi)模塊DDJF，輸出數(shù)據(jù)選擇模塊SCXZ。其內(nèi)部組成原理圖如圖14.3所示。14.2.2測(cè)控FPGA的VHDL程序設(shè)計(jì)分頻器模塊FPQ：將外部時(shí)鐘信號(hào)SCLK(設(shè)計(jì)時(shí)假設(shè)為200Hz)經(jīng)過適當(dāng)分頻后，產(chǎn)生1Hz的系統(tǒng)工作用基準(zhǔn)時(shí)鐘信號(hào)CLK1HZ，供系統(tǒng)中的有關(guān)模塊計(jì)時(shí)用。等待判別模塊DDPB：根據(jù)速度傳感器脈沖信號(hào)WCLK和分頻器產(chǎn)生的基準(zhǔn)時(shí)鐘信號(hào)CLK1HZ，計(jì)算單位時(shí)間里WCLK的脈沖個(gè)數(shù)(每km產(chǎn)生1000個(gè)脈沖信號(hào)，即每米產(chǎn)生1個(gè)脈沖信號(hào))，亦即出租車行駛速度，從而判別出租車是否處于等待狀態(tài)，發(fā)出等待標(biāo)志信號(hào)DDBZ。分頻器模塊FPQ：將外部時(shí)鐘信號(hào)SCL里程計(jì)算模塊LCJS：根據(jù)速度傳感器脈沖信號(hào)WCLK和等待標(biāo)志DDBZ，對(duì)出租車行駛的里程數(shù)XSLC進(jìn)行計(jì)算，同時(shí)發(fā)出里程標(biāo)志信號(hào)LCBZ和里程計(jì)費(fèi)標(biāo)志信號(hào)JFBZ。里程計(jì)費(fèi)模塊LCJF：在計(jì)費(fèi)標(biāo)志信號(hào)JFBZ、等待標(biāo)志信號(hào)DDBZ、里程標(biāo)志信號(hào)LCBZ和時(shí)段標(biāo)志信號(hào)XDBZ等信號(hào)的控制下，計(jì)算行駛里程超過2km以上里程的費(fèi)用LCFY。里程計(jì)算模塊LCJS：根據(jù)速度傳感等待計(jì)時(shí)模塊DDJS：在等待標(biāo)志信號(hào)DDBZ和基準(zhǔn)時(shí)鐘信號(hào)CLK1HZ的控制下，進(jìn)行等待時(shí)間DDSJ的計(jì)算，其中DDSJ的低8位表示等待時(shí)間的秒數(shù)，DDSJ的高8位表示等待時(shí)間的分鐘數(shù)，同時(shí)根據(jù)等待時(shí)間的長短發(fā)出一個(gè)熄燈標(biāo)志信號(hào)XDBZ。等待計(jì)費(fèi)模塊DDJF：在等待標(biāo)志信號(hào)DDBZ和熄燈標(biāo)志信號(hào)XDBZ控制下，進(jìn)行等待費(fèi)用DDFY的計(jì)費(fèi)操作。輸出數(shù)據(jù)選擇模塊SCXZ：根據(jù)單片機(jī)發(fā)出的數(shù)據(jù)傳輸選擇控制信號(hào)SEL，選擇有關(guān)計(jì)算處理結(jié)果傳輸給單片機(jī)。SEL與被傳送數(shù)據(jù)的具體關(guān)系如表14.1所示。等待計(jì)時(shí)模塊DDJS：在等待標(biāo)志信號(hào)表14.1SEL與被傳送數(shù)據(jù)的關(guān)系列表表14.1SEL與被傳送數(shù)據(jù)的關(guān)系列表14.2.3單片機(jī)控制程序設(shè)計(jì)

單片機(jī)模塊包括單片機(jī)AT89C51及其控制的顯示和鍵盤系統(tǒng)，控制口如圖14.3（略）所示。AT89C51對(duì)FPGA的數(shù)據(jù)進(jìn)行運(yùn)算，計(jì)算出用車總費(fèi)用并送顯示系統(tǒng)顯示，同時(shí)它接收鍵盤信息并處理顯示切換。系統(tǒng)采用6+1顯示，6個(gè)數(shù)碼管作常規(guī)顯示，一個(gè)數(shù)碼管作狀態(tài)顯示。按鍵共有5個(gè)，分別是功能切換鍵、確定鍵、修改鍵、啟動(dòng)模擬鍵和空車牌壓下模擬鍵。涉及的主要流程圖如圖14.4~14.8所示。14.2.3單片機(jī)控制程序設(shè)計(jì)圖14.4主程序流程圖圖14.4主程序流程圖圖14.5鍵處理流程圖圖14.5鍵處理流程圖圖14.6經(jīng)典顯示子程序流程圖圖14.6經(jīng)典顯示子程序流程圖圖14.7里程顯示子程序流程圖圖14.7里程顯示子程序流程圖圖14.8乘車費(fèi)用顯示子程序流程圖圖14.8乘車費(fèi)用顯示子程序流程圖14.3主要源程序14.3.1主要VHDL源程序1．分頻器模塊FPQ的VHDL源程序--FPQ.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYFPQIS14.3主要源程序14.3.1主要VHDLPORT(SCLK:INSTD_LOGIC; --SCLK=200Hz CLK1HZ:OUTSTD_LOGIC);--CLK1HZ=1HzENDENTITYFPQ;ARCHITECTUREARTOFFPQISSIGNALCNT100:INTEGERRANGE0TO99;SIGNALCLK1:STD_LOGIC;BEGINPROCESS(SCLK)PORT(SCLK:INSTD_LOGIC; BEGINIFSCLK'EVENTANDSCLK='1'THEN IFCNT100=99THEN CNT100<=0; CLK1<=NOTCLK1; ELSE CNT100<=CNT100+1; ENDIF;ELSEBEGINCLK1<=CLK1;ENDIF;CLK1HZ<=CLK1;ENDPROCESS;ENDARCHITECTUREART;CLK1<=CLK1;2．等待判別模塊DDPB的VHDL源程序--DDPB.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYDDPBISPORT(START,WCLK:INSTD_LOGIC; CLK1HZ:INSTD_LOGIC; DDBZ:OUTSTD_LOGIC);2．等待判別模塊DDPB的VHDL源程序ENDENTITYDDPB;ARCHITECTUREARTOFDDPBISSIGNALT60S:STD_LOGIC;SIGNALWCLKCOU:STD_LOGIC_VECTOR(7DOWNTO0);BEGIN--產(chǎn)生60s周期性跳變信號(hào)進(jìn)程PROCESS(START,CLK1HZ)ISVARIABLECNT60:STD_LOGIC_VECTOR(7DOWNTO0);BEGINIFSTART='1'THENENDENTITYDDPB;CNT60:="00000000";T60S<='0';ELSIFCLK1HZ'EVENTANDCLK1HZ='1'THENIFCNT60="00111100"THEN--CNT60=60 T60S<='1';CNT60:="00000000"; ELSE CNT60:=CNT60+'1';T60S<='0';ENDIF;ENDIF;ENDPROCESS;--每分鐘行駛距離計(jì)算進(jìn)程CNT60:="00000000";T60S<='0';PROCESS(START,WCLK,T60S)ISBEGINIFSTART='1'THENWCLKCOU<="00000000";ELSIFWCLK'EVENTANDWCLK='1'THENIFT60S='1'THENWCLKCOU<="00000000";ELSE WCLKCOU<=WCLKCOU+'1'; --距離計(jì)算，單位為mPROCESS(START,WCLK,T60S)ISENDIF;ENDIF;ENDPROCESS;--等待標(biāo)志判別進(jìn)程PROCESS(WCLKCOU,T60S)ISBEGINIFT60S'EVENTANDT60S='1'THENIFWCLKCOU<="11001000"THEN--WCLKCOU<=200 DDBZ<='1';--等待ELSEENDIF;DDBZ<='0';--行駛ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREART;DDBZ<='0';--行駛3．里程計(jì)算模塊LCJS的VHDL源程序--LCJS.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITY LCJSISPORT(START,DDBZ,WCLK:INSTD_LOGIC; XSLC:OUTSTD_LOGIC_VECTOR(15DOWNTO0);3．里程計(jì)算模塊LCJS的VHDL源程序LCBZ,JFBZ:OUTSTD_LOGIC);ENDENTITYLCJS;ARCHITECTUREARTOFLCJSISSIGNALBMS:STD_LOGIC_VECTOR(15DOWNTO0);SIGNALBMS1:INTEGERRANGE0TO99999;SIGNALJFBZ1:STD_LOGIC;BEGIN--里程計(jì)算及標(biāo)志產(chǎn)生進(jìn)程PROCESS(START,WCLK)LCBZ,JFBZ:OUTSTD_LOGIC);VARIABLEMS:STD_LOGIC_VECTOR(7DOWNTO0);BEGINIFSTART='1'THEN MS:="00000000"; BMS<="0000000000000000";LCBZ<='0';ELSIFWCLK'EVENTANDWCLK='1'THEN IFDDBZ='0'THENIFMS="01100011"THEN MS:="00000000";VARIABLEMS:STD_LOGIC_VECTORBMS<=BMS+'1'; --百米數(shù)計(jì)算IFBMS>=20THEN LCBZ<='1'; --大于2km標(biāo)志ENDIF; ELSE MS:=MS+'1'; --米數(shù)計(jì)算 ENDIF;ENDIF;ENDIF;ENDPROCESS;BMS<=BMS+'1'; --百米數(shù)計(jì)算--里程計(jì)算結(jié)果輸出XSLC<=BMS;--里程計(jì)算結(jié)果轉(zhuǎn)換BMS1<=CONV_INTEGER(BMS);--產(chǎn)生計(jì)費(fèi)信號(hào)進(jìn)程PROCESS(BMS1)ISBEGINCASEBMS1IS--里程計(jì)算結(jié)果輸出WHEN10|20|30|40|50|60|70|80|90|100=>JFBZ1<='1';WHEN110|120|130|140|150|160|170|180|190|200=>JFBZ1<='1';WHEN210|220|230|240|250|260|270|280|290|300=>JFBZ1<='1';WHEN310|320|330|340|350|360|370|380|390|400=>JFBZ1<='1';WHEN410|420|430|440|450|460|470|480|490|500=>JFBZ1<='1';WHEN510|520|530|540|550|560|570|580|590|600=>JFBZ1<='1';WHEN610|620|630|640|650|660|670|680|690|700=>JFBZ1<='1';WHEN710|720|730|740|750|760|770|780|790|800=>JFBZ1<='1';WHEN810|820|830|840|850|860|870|880|890|900=>JFBZ1<='1';WHEN910|920|930|940|950|960|970|980|990|1000=>JFBZ1<='1';WHEN10|20|30|40|50|60|70|8WHEN1010|1020|1030|1040|1050|1060|1070|1080|1090|1100=>JFBZ1<='1';WHEN1110|1120|1130|1140|1150|1160|1170|1180|1190|1200=>JFBZ1<='1';WHEN1210|1220|1230|1240|1250|1260|1270|1280|1290|1300=>JFBZ1<='1';WHEN1310|1320|1330|1340|1350|1360|1370|1380|1390|1400=>JFBZ1<='1';WHEN1410|1420|1430|1440|1450|1460|1470|1480|1490|1500=>JFBZ1<='1';WHEN1510|1520|1530|1540|1550|1560|1570|1580|1590|1600=>JFBZ1<='1';WHEN1610|1620|1630|1640|1650|1660|1670|1680|1690|1700=>JFBZ1<='1';WHEN1710|1720|1730|1740|1750|1760|1770|1780|1790|1800=>JFBZ1<='1';WHEN1810|1820|1830|1840|1850|1860|1870|1880|1890|1900=>JFBZ1<='1';WHEN1910|1920|1930|1940|1950|1960|1970|1980|1990|2000=>JFBZ1<='1';WHEN1010|1020|1030|1040|10WHEN3910|3920|3930|3940|3950|3960|3970|3980|3990|4000=>JFBZ1<='1';WHENOTHERS=>JFBZ1<='0';ENDCASE;ENDPROCESS;--計(jì)費(fèi)標(biāo)志去毛刺進(jìn)程PROCESS(WCLK,JFBZ1)ISBEGINWHEN3910|3920|3930|3940|3950|IFWCLK'EVENTANDWCLK='1'THENJFBZ<=JFBZ1;ENDIF;ENDPROCESS;ENDARCHITECTUREART;IFWCLK'EVENTANDWCLK='1'TH4．里程計(jì)費(fèi)模塊LCJF的VHDL源程序--LCJF.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYLCJFISGENERIC(SD1:INTEGER:=140;--04:00～23:00單價(jià) SD2:INTEGER:=180);--其他時(shí)段單價(jià)4．里程計(jì)費(fèi)模塊LCJF的VHDL源程序PORT(LCBZ,JFBZ,START,DDBZ,SDBZ:INSTD_LOGIC; LCFY:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDENTITYLCJF;ARCHITECTUREARTOFLCJFISSIGNALLCFY1:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(START,LCBZ,SDBZ,JFBZ)BEGINIFSTART='1'THENPORT(LCBZ,JFBZ,START,DDBZ,SDBZLCFY1<="0000000000000000";ELSIFJFBZ'EVENTANDJFBZ='1'THENIFDDBZ='0'THEN --行駛狀態(tài)IFLCBZ='0'THEN --2km以內(nèi) LCFY1<="0000000000000000";ELSIFLCBZ='1'THEN --2km以上 IFSDBZ='0'THEN LCFY1<=LCFY1+SD1;ELSIFSDBZ='1'THEN LCFY1<=LCFY1+SD2; ENDIF;LCFY1<="0000000000000000";ENDIF;ENDIF;ENDIF;ENDPROCESS;LCFY<=LCFY1;ENDARCHITECTUREART;ENDIF;5．等待計(jì)時(shí)模塊DDJS的VHDL源程序--DDJS.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYDDJSISPORT(START,DDBZ:INSTD_LOGIC; CLK1HZ:INSTD_LOGIC; DDSJ:OUTSTD_LOGIC_VECTOR(15DOWNTO0);5．等待計(jì)時(shí)模塊DDJS的VHDL源程序XDBZ:OUTSTD_LOGIC);ENDENTITYDDJS;ARCHITECTUREARTOFDDJSISSIGNALMS,MG,FS,FG:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALXIDENG:STD_LOGIC; BEGINPROCESS(START,DDBZ,CLK1HZ)ISBEGINIFSTART='1'THENXDBZ:OUTSTD_LOGIC);MS<="0000";MG<="0000"; FS<="0000";FG<="0000";ELSIFCLK1HZ'EVENTANDCLK1HZ='1'THENIFDDBZ='1'THEN IFMG=9THENMG<="0000"; IFMS=5THENMS<="0000"; IFFG=9THENFG<="0000"; IFFS=5THENXIDENG<='1';FS<="0000"; ELSEMS<="0000";MG<="0000";FS<=FS+'1'; --分?jǐn)?shù)十位計(jì)算 ENDIF; ELSEFG<=FG+'1'; --分?jǐn)?shù)個(gè)位計(jì)算 ENDIF; ELSEMS<=MS+'1'; --秒數(shù)十位計(jì)算 ENDIF; ELSEMG<=MG+'1'; --秒數(shù)個(gè)位計(jì)算FS<=FS+'1'; ENDIF;ENDIF;ENDIF;ENDPROCESS;XDBZ<=XIDENG;DDSJ(15DOWNTO12)<=FS;DDSJ(11DOWNTO8)<=FG;DDSJ(7DOWNTO4)<=MS;DDSJ(3DOWNTO0)<=MG;ENDARCHITECTUREART;ENDIF;6．等待計(jì)費(fèi)模塊DDJF的VHDL源程序--DDJF.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYDDJFIS--每分鐘等待費(fèi)用定義,單位為分GENERIC(WDJ1:INTEGER:=20;WDJ2:INTEGER:=33);6．等待計(jì)費(fèi)模塊DDJF的VHDL源程序PORT(START,XDBZ,DDBZ,CLK1HZ:INSTD_LOGIC; DDFY:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDENTITYDDJF;ARCHITECTUREARTOFDDJFISSIGNALDDFY1:STD_LOGIC_VECTOR(15DOWNTO0);SIGNALCNT60:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALT60S:STD_LOGIC;BEGIN--產(chǎn)生60s周期性跳變信號(hào)進(jìn)程PORT(START,XDBZ,DDBZ,CLK1HPROCESS(CLK1HZ)ISBEGINIFCLK1HZ'EVENTANDCLK1HZ='1'THENIFCNT60="00111100"THEN--CNT60=60 T60S<='1';CNT60<="00000000"; ELSE CNT60<=CNT60+'1';T60S<='0';ENDIF;ENDIF;ENDPROCESS;--等待費(fèi)用計(jì)算進(jìn)程PROCESS(CLK1HZ)ISPROCESS(T60S,XDBZ,DDBZ)ISBEGINIFSTART='1'THENDDFY1<="0000000000000000";ELSIFT60S'EVENTANDT60S='1'THENIFDDBZ='1'THEN IFXDBZ='0'THEN --等待時(shí)間小于1小時(shí) DDFY1<=DDFY1+WDJ1; ELSIFXDBZ='1'THEN --等待時(shí)間大于1小時(shí) DDFY1<=DDFY1+WDJ2;PROCESS(T60S,XDBZ,DDBZ)ISENDIF; ENDIF;ENDIF;ENDPROCESS; --等待費(fèi)用計(jì)算結(jié)果輸出DDFY<=DDFY1;ENDARCHITECTUREART;ENDIF;7．輸出數(shù)據(jù)選擇模塊SCXZ的VHDL源程序--SCXZ.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSCXZISPORT(SEL:INSTD_LOGIC_VECTOR(2DOWNTO0);XSLC:INSTD_LOGIC_VECTOR(15DOWNTO0);7．輸出數(shù)據(jù)選擇模塊SCXZ的VHDL源程序LCFY:INSTD_LOGIC_VECTOR(15DOWNTO0);DDSJ:INSTD_LOGIC_VECTOR(15DOWNTO0);DDFY:INSTD_LOGIC_VECTOR(15DOWNTO0);DATA:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYSCXZ;ARCHITECTUREARTOFSCXZISBEGINLCFY:INSTD_LOGIC_VECTOR(15DDATA<=DDSJ(7DOWNTO0)WHENSEL="000" ELSEDDSJ(15DOWNTO8)WHENSEL="001" ELSELCFY(7DOWNTO0)WHENSEL="010" ELSELCFY(15DOWNTO8)WHENSEL="011" ELSEDDFY(7DOWNTO0)WHENSEL="100" ELSEDDFY(15DOWNTO8)WHENSEL="101" ELSEXSLC(7DOWNTO0)WHENSEL="110" ELSEXSLC(15DOWNTO8)WHENSEL="111" ELSE"00000000";ENDARCHITECTUREART;DATA<=DDSJ(7DOWNTO0)WHE8．系統(tǒng)總體組裝的VHDL源程序系統(tǒng)總體組裝的VHDL源程序請(qǐng)讀者根據(jù)圖14.3的測(cè)控FPGA系統(tǒng)CZJFXT內(nèi)部組成原理圖自行完成。8．系統(tǒng)總體組裝的VHDL源程序14.3.2單片機(jī)匯編語言源程序;CZJFXT.ASMLED8 EQU7FHLED7 EQU7EH ;時(shí)間顯緩LED6 EQU7DHLED5 EQU7CHLED4 EQU7BHLED3 EQU7AHLED2 EQU79HLED1 EQU78H14.3.2單片機(jī)匯編語言源程序FUNKEY EQUP1.0 ;功能SELKEY EQUP1.1 ;選擇FIXKEY EQUP1.2 ;修改

RUN EQUP1.4 ;運(yùn)行信號(hào)(傳感器)RUNBZ EQU28H.4

ZK EQUP1.5 ;載客信號(hào)-單片機(jī)(傳感器)ZKBZ EQU28H.2 ;載客標(biāo)志SZKBZ EQUP2.7 ;送FPGA的載客標(biāo)志FUNKEY EQUP1.0 ;功能INT_R1 EQU46HINT_R0 EQU47HINT_R2 EQU48HKEYNUM EQU49H

ADA EQUP2.0ADB EQUP2.1ADC EQUP2.2SDBZ EQUP3.3 ;時(shí)段標(biāo)志INT_R1 EQU46HLCBZ EQUP2.4 ;里程標(biāo)志DDBZ EQUP2.5 ;等待標(biāo)志DDBZC EQU28H.5XDBZ EQUP2.6 ;等待超過1小時(shí)標(biāo)志

FYDY8 EQU3FH ;費(fèi)用顯緩LCBZ EQUP2.4 ;里程標(biāo)志FYDY7 EQU3EHFYDY6 EQU3DHFYDY5 EQU3CHFYDY4 EQU3BHFYDY3 EQU3AHFYDY2 EQU39HFYDY1 EQU38H

;主程序FYDY7 EQU3EHSTART: JMP MAIN;轉(zhuǎn)移到主程序

ORG 000BH;中斷服務(wù)入口地址 LJMP PIT0

ORG 30HMAIN:START:CLEAR: MOV R0,#00H MOV R1,#128 MOV A,#00HL1: MOV @R0,A INC R0 DJNZ R1,L1

MOV P2,#00H MOV SP,#60H ;開辟堆棧區(qū)CLEAR: MOV R0,#00H MOV TMOD,#01H;定時(shí)器0，定時(shí)工作方式1，16位 MOV TL0,#0B0H ;初值為4C00H，50ms MOV TH0,#03CH SETB TR0 ;啟動(dòng)定時(shí)器工作 SETB IE.7 ;中斷總允許 SETB IE.1 ;允許定時(shí)中斷 MOV 30H,#14H ;中斷循環(huán)次數(shù)初值為20次 MOV TMOD,#01HML2: LCALL KKEYIMLL3:CJNE A,#04H,ML4 SETB RUNBZ SJMP ML2;調(diào)用鍵盤掃描程序ML4: CJNE A,#00H,MLL1 CLR 28H.0ML2:CLR 28H.6 LCALL SJJZ LCALL KKEYI CJNE A,#00H,MLL3 LCALL LCDJDISP

LCALL KKEYI CJNE A,#00H,MLL3 CLR 28H.0 LJMP ML6

LCALL KKEYICLR 28H.6MLLL1:CJNE A,#00H,MLL3 LJMP ML5

MLL1:JNB RUNBZ,ML2 CJNE A,#05H,ML2 SETB ZKBZ SETB SZKBZ NOP CLR SZKBZ ;LCALL QJDISP ;起價(jià)顯示MLLL1:CJNE A,#00H,MLL3ML5: LCALLFYDISP ;費(fèi)用顯示

LCALLKKEYII JNB 28H.3,ML3 ;有鍵按下轉(zhuǎn)ML3 LJMP ML5 ;沒鍵按下繼續(xù)刷新費(fèi)用顯示ML3:LJMP MLL3ML5: LCALLFYDISP ;費(fèi)用顯示ML6: LCALL LCDISP LCALL KKEYII JNB 28H.3,MLLL1

LJMP ML6

DDDISP:;等待時(shí)間顯示子程序

MOV FYDY8,#0FH MOV FYDY7,#12H MOV FYDY6,#12HML6: MOV A,R6 CJNE A,#03H,SL0 MOV R0,40H LCALL DAAD1 MOV A,R2 ;是否到了60s？ XRL A,#24H JNZ SJL4;不到，轉(zhuǎn)RET1返回 LCALL CLR0;到了60s，則秒顯示緩沖單元清0 LJMP SJL4 MOV A,R6SL0: CJNE A,#02H,SL1 MOV R0,40H LCALLDAAD1 MOV A,R2 ;是否到了60s？ XRL A,#60H JNZ SJL4 ;不到，轉(zhuǎn)RET1返回 LCALLCLR0;到了60s，則秒顯示緩沖單元清0 LJMP SJL4SL0: CJNE A,#02H,SL1SL1: CJNE A,#01H,SJL4 MOV R0,40H LCALL DAAD1 MOV A,R2 ;是否到了60s？ XRL A,#60H JNZ SJL4 ;不到，轉(zhuǎn)RET1返回 LCALLCLR0;到了60s，則秒顯示緩沖單元清0 LJMP SJL4SL1: CJNE A,#01H,SJL4SJL4: LCALL KKEYI CJNE A,#01H,SJL1

DEC 40H DEC 40H DJNZ R6,SJL3

NEXT3: RET ；ENDIFIF1=2SJL4: LCALL KKEYIQJDISP: ;起價(jià)顯示參數(shù)子程序 SETB 28H.0

MOV FYDY8,#0FH MOV FYDY7,#12H MOV FYDY6,#12H JB 28H.1,NEXT9 MOV FYDY5,#00H MOV FYDY4,#00H MOV FYDY3,#05H MOV FYDY2,#00H MOV FYDY1,#00HQJDISP: ;起價(jià)顯NEXT9: RETENDIF

LCDJDISP:;里程單價(jià)顯示子程序 SETB 28H.0 MOV FYDY8,#0DH MOV FYDY7,#12H MOV FYDY6,#12H MOV FYDY5,#12H MOV FYDY4,#12H JNB SDBZ,DJL1 MOV FYDY3,#01HNEXT9: RETMOV FYDY2,#04H MOV FYDY1,#00H LJMP DJL2DJL1: MOV FYDY3,#01H MOV FYDY2,#08H MOV FYDY1,#00HDJL2: RET

MOV FYDY2,#04HLCDISP: ;ANL P2,#0FAH SETB P2.1 MOV R0,#4FH ;讀入數(shù)據(jù) MOV R3,#02H ;讀3次P0口LCDL0: MOV A,P0 MOV @R0,A

DEC R0 MOV A,P2LCDISP: ;ANL P2,#0FAHINC A;指向CPLD下一個(gè)數(shù)據(jù)ADRCADRBADRA= MOV P2,A

DJNZ R3,LCDL0 ANL P2,#0F8H

MOV 58H,4EH ;另存 MOV 59H,4FH

MOV 22H,4DH MOV 21H,4EH MOV 20H,4FHINC A;指向CPLD下一個(gè)數(shù)據(jù)ADRCADRBLCALL HEXBCD2

SETB 28H.6 MOV FYDY8,#13H MOV FYDY7,#12H MOV FYDY6,#12H MOV FYDY5,#12H RET

FYDISP: ANL P2,#0F8H

MOV R0,#4FH ;讀入數(shù)據(jù) MOV R3,#02H ;讀3次P0口LCALL HEXBCD2FYL1:MOV A,P0 MOV @R0,A DEC R0 MOV A,P2 INC A ;指向CPLD下一個(gè)數(shù)據(jù)ADRCADRBADRA= MOV P2,A DJNZ R3,FYL1 ANL P2,#0F8H MOV 58H,4EH ;另存 MOV 59H,4FHFYL1:MOV A,P0 MOV 5FH,#0F4H MOV 5EH,#01h LCALL ADDMB MOV 22H,4DH MOV 21H,4EH MOV 20H,4FH MOV 4FH,#00H MOV 4EH,#00H MOV 4DH,#00H LCALL HEXBCD2 SETB 28H.0 MOV FYDY8,#0FH MOV FYDY7,#12H MOV FYDY6,#12H RET MOV 5FH,#0F4H;BCD轉(zhuǎn)換及送顯緩HEXBCD2:NOP ;3BYTEHEXTO4BYTEBCDHEX(22～20H)-BCD(26～23H)MUBTD: MOV R0,#23H MOV R7,#04H CLR ALOPP1: MOV @R0,A INC R0 DJNZ R7,LOPP1 MOV R7,#18H ;32BITLOOP4: MOV R1,#20H MOV R6,#03H CLR C;BCD轉(zhuǎn)換及送顯緩LOPP2:MOV A,@R1 RLC A MOV @R1,A INC R1 DJNZ R6,LOPP2 MOV R5,#04H MOV R0,#23HLOOP3:MOV A,@R0 ADDC A,@R0 DA A MOV @R0,A INC R0LOPP2:MOV A,@R1DJNZ R5,LOOP3 DJNZ R7,LOOP4SBCD:MOV R0,#23H; MOV R1,#38H MOV R3,#04HHEX1: MOV A,@R0 ANL A,#0FH MOV @R1,A INC R1 MOV A,@R0 ANL A,#0F0H SWAP ADJNZ R5,LOOP3MOV @R1,A INC R1 INC R0 DJNZ R3,HEX1NEXT2: RET

;時(shí)鐘中斷處理子程序PIT0: PUSH PSW;時(shí)鐘中斷服務(wù)開始，保護(hù)斷點(diǎn) PUSH ACC SETB PSW.3;選用1組通用寄存器MOV @R1,A;MOVA,TL0;計(jì)數(shù)器重新加載，并修正時(shí)鐘 ;ADD A,#2 MOV TL0,#0B6H MOV TH0,#03CH MOV A,30H ;循環(huán)次數(shù)處理 DEC A ;循環(huán)次數(shù)減1 MOV 30H,A ;保存于A中 JNZ RET0 ;不滿20次轉(zhuǎn)RET1返回 MOV 30H,#14H ;滿20次，則重賦循環(huán)次數(shù)初值;MOVA,TL0;計(jì)數(shù)器重新加載，并MOV R0,#LED2 ;秒的十位緩沖單元 LCALL DAAD1 ;秒加1 MOV A,R2 ;是否到了60s？ XRL A,#60H JNZ RET0 ;不到，轉(zhuǎn)RET1返回 LCALLCLR0;到了60s，則秒顯示緩沖單元清0 MOV R0,#LED4 ;分的十位顯示緩沖單元地址 LCALLDAAD1 ;分加1 MOV A,R2 ;是否到了60分？MOV R0,#LED2 ;秒的十位緩沖單元XRL A,#60H JNZ RET0;不到，轉(zhuǎn)RET0返回 LCALLCLR0;到了60分，則分顯示緩沖單元清0 MOV R0,#LED6 ;時(shí)的十位顯示緩沖單元地址 LCALL DAAD1 ;時(shí)加1 MOV A,R2 ;是否到了24時(shí)？ XRL A,#24H JNZ RET0 ;不到，轉(zhuǎn)RET0返回 LCALLCLR0 ;到了24時(shí)，則時(shí)顯示緩沖單元清0XRL A,#60HRET0: LCALL SDBJNEXT5: MOV LED7,#12H MOV LED8,#0AH LCALL DISP POP ACC ;恢復(fù)斷點(diǎn) POP PSW RETI ;中斷返回RET0:DAAD1:MOV A,@R0 ;加1子程序，十位數(shù)送A DEC R0;指向個(gè)位顯示緩沖單元地址 SWAP A;十位數(shù)占高四位 ORL A,@R0 ;個(gè)位數(shù)占低四位 ADD A,#01H ;加1 DA A;十進(jìn)制調(diào)整 MOV R2,A ;全值暫存R2中 ANL A,#0FH ;取出個(gè)位數(shù)DAAD1:MOV A,@R0 MOV @R0,A ;個(gè)位值送顯示緩沖單元 MOV A,R2 INC R0 ANL A,#0F0H ;取出十位數(shù) SWAP A;使十位數(shù)占低四位 MOV @R0,A ;十位數(shù)送顯示緩沖單元 RET ;返回MOV @R0,A ;個(gè)位值送顯示緩沖CLR0: CLR A;清緩沖單元地址子程序 MOV @R0,A ;十位數(shù)緩沖單元清0 DEC R0 MOV @R0,A ;個(gè)位數(shù)緩沖單元清0 RETSDBJ: MOV A,LED6;時(shí)段比較子程序CLR0: CLR A;清緩沖CJNE A,#00H,SDL1 MOV A,LED5 CLR C SUBB A,#06H JNC SDL2 LJMP SDL0SDL1: CLR C SUBB A,#02H JC SDL2 MOV A,LED5 CLR C SUBB A,#03H JNC SDL0CJNE A,#00H,SDL1SDL2: SETB SDBZ LJMP NEXT7SDL0: CLR SDBZNEXT7: RET

DDCL: MOV R0,#LED8 MOV R1,#5FH MOV R3,#08HDDL0: MOV A,@R0 MOV R1,A DEC R0 DEC R1 DJNZ R3,DDL0 RETSDL2: SETB SDBZ;顯示程序DISP: MOV R0,#LED8 MOV R1,#08H JNB 28H.0,DDLL0 MOV R0,#FYDY8 LJMP DL7DDLL0: JNB 28H.6,DL0DDL1: MOV R0,#FYDY8 MOV R1,#08H LJMP DDL2;顯示程序DL7: MOV A,R1 LJMP DL1DDL2: MOV A,R1 LJMP DLL1DL0: MOV A,R1 CJNE A,#05H,DL1 LJMP DL3DL1: CJNE A,#03H,DL2 LJMP DL3DLL1: CJNE A,#02H,DL2 LJMP DL3DL7: MOV A,R1DL2: MOV A,@R0 MOV DPTR,#TAB1 MOVC A,@A+DPTR MOV SBUF,A LJMP DL4DL3: MOV A,@R0 MOV DPTR,#TAB1 MOVC A,@A+DPTR ORL A,#01H MOV SBUF,ADL2: MOV A,@R0DL4: JNB TI,DL4 CLR TI DEC R0 DJNZ R1,DL8 LJMP NEXT4DL8: JB 28H.0,DL7 JB 28H.6,DDL2 LJMP DL0NEXT4:RET

;a,b,c,d,e,f,g,hDL4: JNB TI,DL4TAB1:DB0FCH,60H,0DAH ;012DB0F2H,66H,0B6H ;345DB0BEH,0E0H,0FEH ;678DB0F6H,0EEH,3EH ;9ABDB9CH,7AH,9EH ;CDEDB8EH,0CEH,02H ;FP-DB00H,0CFH,6EH ;NL,P.,HDB1CH ;LTAB1:DB0FCH,60H,0DAHIF1=3DB08FH,7DH,61H ;17;13H-F.,16H-U.,17H-I.,18H-S. DB0B7H,6EH,09DH ;1A;19H-H,1AH-C.,1BH-O(DIGREE) DB0C6H,7BH,02H;1D ;1CH-d.,1DH--(MINUSESIGN) DB0CFH,0EFH,01DH ;20;1EH-P.,1FH-A.,20H-L. DB0FDH,7CH,1CH,0FFH;21H-O.,22H-U ,23H-L,24HDB80H,40H,20H,10H,08H,04H,02H,01H;25,26,27,28,29,2A,2B,2CHDB0EDH ;2DHDB0BCH,3AH;2EH-G;2FH-SMALL"O"IF1=3ENDIF

;鍵盤子程序KKEYII: LCALL KKS1 ;KEYSCANNINGPROG JNZ KLK1 ;有按鍵,轉(zhuǎn)跳KLK1KNN1: LCALL DELAY LCALL DELAY

SETB 28H.3 RETENDIFKKEYI: LCALL KKS1 ;KEYSCANNINGPROG JNZ KLK1 ;有按鍵,轉(zhuǎn)跳KLK1KN1: LCALL DELAY LCALL DELAY LJMP KKEYI ;無按鍵,轉(zhuǎn)跳KKEYI繼續(xù)掃描KLK1: LCALL DELAY LCALL DELAY LCALL KKS1 JNZ KLK2 ;確實(shí)有按鍵,轉(zhuǎn)跳至KLK2 LCALL DELAY LJMP KKEYIKKEYI: LCALL KKS1 ;KEYSCKLK2: NOP ;THEREISKEYI JB P1.0,NOK1 MOV A,#00H LJMP GOHMNOK1: NOP JB P1.1,NOK2 MOV A,#01H LJMP GOHMNOK2: NOP JB P1.2,NOK3 MOV A,#02H LJMP GOHMKLK2: NOP ;THEREISKEYINOK3:NOP JB P1.3,NOK4 MOV A,#03H LJMP GOHMNOK4: NOP JB P1.4,NOK5 MOV A,#04H LJMP GOHMNOK5:NOP JB P1.5,NOK6 MOV A,#05H LJMP GOHMNOK3:NOPNOK6:NOP JB P1.6,NOK7 MOV A,#06H LJMP GOHMNOK7:NOP JB P1.7,KLK1 MOVA,#07HGOHM: PUSH ACCKLK3: LCALL DELAYNOK6:NOPLCALL KKS1 JNZ KLK3 LCALL DELAY LCALL KKS1 JNZ KLK3 POP ACC CLR 28H.3 RETLCALL KKS1KKS1:MOVP1,#0FFH;ISTHEREANY NOP MOVA,P1 CPL A RET ;IFTHEREISKEYINGTHENA=/=0DELAY:MOVR1,#09HWWW:MOVR0,#0FFHNMN:DJNZ R0,NMN DJNZ R1,WWW RETKKS1:MOVP1,#0FFH;T1S: MOV INT_R1,#0FFHTSM3:MOV INT_R0,#0FFHTSM4:DJNZINT_R0,TSM4 DJNZ INT_R1,TSM3 RET

ADDMB: MOV R2,#02H ;NOSIGNNBYTESADDSNBYTES MOV R0,#4FH ;(......4FH)+(......5FH)=(......4FH)T1S: MOV INT_R1,#0FFH MOV R1,#5FHADDMBB: CLR CADDL: MOV A,@R0 ADDC A,@R1 MOV @R0,A DEC R0 DEC R1 DJNZ R2,ADDL RETEND MOV R1,#5FH14.4系統(tǒng)仿真/硬件驗(yàn)證14.4.1系統(tǒng)的調(diào)試方法本系統(tǒng)既含有FPGA自編程硬件設(shè)計(jì)電路，又含有單片機(jī)控制電路的設(shè)計(jì)，整個(gè)系統(tǒng)比較復(fù)雜，因此我們采用自底向上的調(diào)試方法，也就是先進(jìn)行各個(gè)單元電路的軟件仿真和硬件調(diào)試，在各個(gè)單元電路調(diào)試好后再進(jìn)行系統(tǒng)聯(lián)調(diào)，最后進(jìn)行硬件的編程固化及系統(tǒng)的組裝。14.4系統(tǒng)仿真/硬件驗(yàn)證14.4.1系統(tǒng)的調(diào)14.4.2系統(tǒng)調(diào)試的軟/硬件(1)設(shè)計(jì)開發(fā)軟件：MAX+plusⅡ10.0，偉福6000(WAVE6000forwindows)。(2)主要設(shè)備：PIV計(jì)算機(jī)，偉福E6000L單片機(jī)仿真器及POD—8X5XP仿真頭，GW48-CKEDA實(shí)驗(yàn)開發(fā)系統(tǒng)，單片機(jī)最小系統(tǒng)，煒煌WH-500B程序編寫加密器。14.4.2系統(tǒng)調(diào)試的軟/硬件14.4.3系統(tǒng)的有關(guān)仿真圖14.9～圖14.15是系統(tǒng)中主要模塊的仿真圖，請(qǐng)讀者結(jié)合有關(guān)程序進(jìn)行仿真結(jié)果的分析。經(jīng)分析這些有關(guān)仿真結(jié)果，可知對(duì)應(yīng)模塊的VHDL程序設(shè)計(jì)是正確的。14.4.3系統(tǒng)的有關(guān)仿真圖14.9等待判別模塊DDPB.VHDL仿真圖(局部結(jié)果)圖14.9等待判別模塊DDPB.VHDL仿真圖(局部結(jié)果圖14.10等待判別模塊DDPB.VHDL仿真圖(整體結(jié)果)圖14.10等待判別模塊DDPB.VHDL仿真圖(整體結(jié)圖14.11里程計(jì)算模塊LCJS.VHDL仿真圖圖14.11里程計(jì)算模塊LCJS.VHDL仿真圖圖14.12里程計(jì)費(fèi)模塊LCJF.VHDL仿真圖圖14.12里程計(jì)費(fèi)模塊LCJF.VHDL仿真圖圖14.13等待計(jì)時(shí)模塊DDJS.VHDL仿真圖圖14.13等待計(jì)時(shí)模塊DDJS.VHDL仿真圖圖14.14等待計(jì)費(fèi)模塊DDJF.VHDL仿真圖圖14.14等待計(jì)費(fèi)模塊DDJF.VHDL仿真圖圖14.15測(cè)控系統(tǒng)CZJFXT.VHD的仿真圖圖14.15測(cè)控系統(tǒng)CZJFXT.VHD的仿真圖14.4.4系統(tǒng)的硬件驗(yàn)證

1．單元電路的調(diào)試FPGA/CPLD測(cè)控電路的調(diào)試：使用MAX+plusⅡ10.0、計(jì)算機(jī)、GW48-CKEDA實(shí)驗(yàn)開發(fā)系統(tǒng)等軟件和設(shè)備，對(duì)FPGA/CPLD測(cè)控電路進(jìn)行VHDL程序