計(jì)算機(jī)組成與體系結(jié)構(gòu)-翻譯課件cpu和功能-yinshu

WilliamStallings

ComputerOrganization

andArchitecture

8thEdition第12章處理器結(jié)構(gòu)與功能CPU組織結(jié)構(gòu)CPU必須做的事情有:取指令

（Fetchinstructions）解釋指令

（Interpretinstructions）取數(shù)據(jù)

（Fetchdata）處理數(shù)據(jù)

（Processdata）寫(xiě)數(shù)據(jù)

（Writedata）CPU與系統(tǒng)總線CPU內(nèi)部結(jié)構(gòu)寄存器CPU必須擁有一些工作區(qū)

（即臨時(shí)存儲(chǔ)空間）這些臨時(shí)存儲(chǔ)空間被稱為寄存器寄存器的數(shù)量和功能隨著處理器的設(shè)計(jì)的不同而變化寄存器是決定處理器設(shè)計(jì)的重要因素在分級(jí)存儲(chǔ)器體系中處于最高級(jí)用戶可見(jiàn)存儲(chǔ)器（UserVisibleRegisters）通用數(shù)據(jù)地址條件代碼通用寄存器（GeneralPurposeRegisters）(1)可能有真正通用的意義可能有某些限制在某些情況下可作數(shù)據(jù)和尋址累加器尋址分段尋址通用寄存器(2)利用通用寄存器的通用性可提高程序員的可選擇性和靈活性可能增大指令的體積和復(fù)雜度通用存儲(chǔ)器用于特殊用途減小指令，使得指令更快指令的靈活性降低一般需要多少通用寄存器？8到32個(gè)數(shù)量越少=更多的存儲(chǔ)器引用數(shù)量更多：

不會(huì)減少存儲(chǔ)器引用，還會(huì)占用處理器的資源參見(jiàn)RISC通用存儲(chǔ)器有多大?足夠大，用以保存完整的地址足夠大，用于保存完整的數(shù)據(jù)詞（word）通常結(jié)合了兩個(gè)數(shù)據(jù)寄存器C語(yǔ)言編程中doubleinta;longinta;條件碼寄存器（ConditionCodeRegisters）一組獨(dú)立的比特?cái)?shù)例如：

最后一次操作的結(jié)果是0可以被程序讀取例如：

如果是條件為0，則跳轉(zhuǎn)（Jumpifzero）一般不能被程序更改控制和狀態(tài)寄存器

（Control&StatusRegisters）程序計(jì)數(shù)器（ProgramCounter/PC）指令計(jì)數(shù)器（InstructionRegister/IR）存儲(chǔ)地址寄存器

（MemoryAddressRegister/MAR）存儲(chǔ)緩沖寄存器

（MemoryBufferRegister/MBR)復(fù)習(xí):這些寄存器主要作用是哪些?程序狀態(tài)字

（ProgramStatusWord）一組比特?cái)?shù)包含條件碼最后結(jié)果的符號(hào)（正/負(fù)）零進(jìn)位等于溢出中斷允許/禁止監(jiān)管監(jiān)管模式（SupervisorMode）Intelringzero內(nèi)核模式允許執(zhí)行有特別權(quán)限的指令由操作系統(tǒng)所使用用戶程序無(wú)使用權(quán)限其他寄存器有些寄存器可能用于指向:進(jìn)程控制塊(參見(jiàn)O/S)中斷向量(參見(jiàn)O/S)特別注意：

CPU的設(shè)計(jì)與操作系統(tǒng)的設(shè)計(jì)息息相關(guān)微處理器寄存器組織的例子指令周期

（InstructionCycle）復(fù)習(xí)本書(shū)第三章3.2節(jié)已描述過(guò)CPU的指令周期間接周期（IndirectCycle）取操作數(shù)可能涉及存儲(chǔ)器間接尋址需要額外的存儲(chǔ)器訪問(wèn)可將間接地址的讀取看成一個(gè)額外的指令子周期有間接周期的指令周期指令周期狀態(tài)圖數(shù)據(jù)流（DataFlow）(取指令)所發(fā)生事件的確切序列取決于CPU的設(shè)計(jì)通常來(lái)說(shuō):取指令周期期間PC存有待取的下一條指令的地址該地址被傳送到MAR該地址同時(shí)被放置于地址總線上控制器發(fā)出一個(gè)存儲(chǔ)器的讀取請(qǐng)求存儲(chǔ)器將結(jié)果放于數(shù)據(jù)總線，CPU將其復(fù)制到MBR，然后傳送到IR與此同時(shí)，PC增1，為下次取指令做好準(zhǔn)備數(shù)據(jù)流(取數(shù)據(jù))控制器檢查IR的內(nèi)容若有一個(gè)使用間接尋址的操作數(shù)指定符，則完成一個(gè)間接周期

(indirectcycle)MBR最右的N位是一個(gè)地址引用，被傳送至MAR控制器請(qǐng)求一個(gè)存儲(chǔ)器讀取操作得到所要求的操作時(shí)地址，并送入MBR數(shù)據(jù)流(取指令周期)數(shù)據(jù)流(間接周期)數(shù)據(jù)流(執(zhí)行)執(zhí)行周期有多種表現(xiàn)形式取決于各種不同指令里哪一條當(dāng)前在IR中該周期可能涉及到存儲(chǔ)器的讀/寫(xiě)I/O設(shè)備的讀/寫(xiě)寄存器間的數(shù)據(jù)傳輸ALU的功能使用數(shù)據(jù)流(中斷)簡(jiǎn)單的可預(yù)期的PC的當(dāng)前內(nèi)容必須被保存，以便在中斷之后CPU能恢復(fù)正常的動(dòng)作PC的內(nèi)容轉(zhuǎn)送至MBR，被寫(xiě)入存儲(chǔ)器一個(gè)專門(mén)的存儲(chǔ)器位置(例如：一個(gè)堆棧指針)由控制器載入MBR中斷子程序的地址載入PC下一個(gè)指令周期將以取此相應(yīng)的指令而開(kāi)始數(shù)據(jù)流(中斷)預(yù)取

(Prefetch)取指令訪問(wèn)主存執(zhí)行指令通常沒(méi)有訪問(wèn)主存的操作在當(dāng)前指令執(zhí)行的同時(shí)，主存能用于取下一條指令該操作被成為指令預(yù)取提高性能預(yù)取可以提高性能，但性能不能被翻倍:執(zhí)行時(shí)間通常要長(zhǎng)于取指令時(shí)間那么能不能預(yù)取很多指令呢?條件轉(zhuǎn)移指令使得待取的下一條指令的地址未知可以通過(guò)增加更多的階段(Stage)來(lái)提高性能流水線Pipelining取指令(Fetchinstruction/FI)譯碼指令(Decodeinstruction/DI)計(jì)算操作數(shù)(Calculateoperands/CO)取操作數(shù)(Fetchoperands/FO)執(zhí)行指令(Executeinstructions/EI)寫(xiě)操作數(shù)(Writeoperands/WO)有些操作是交疊的兩段指令流水線

(TwoStageInstructionPipeline)指令流水線操作時(shí)序圖

條件轉(zhuǎn)移對(duì)指令流水線操作的影響6段CPU指令流水線流水線的另一種描述方式指令流水線的加速系數(shù)流水線冒險(xiǎn)(PipelineHazards)一個(gè)流水線冒險(xiǎn)發(fā)生在流水線或流水線某個(gè)部分，因?yàn)槟承l件不允許流水線繼續(xù)進(jìn)行，而必須停頓(stall)的時(shí)候也稱為流水線空泡(pipelinebubble)流水線冒險(xiǎn)的類型資源冒險(xiǎn)(Resource)數(shù)據(jù)冒險(xiǎn)(Data)控制冒險(xiǎn)(Control)資源冒險(xiǎn)

(ResourceHazards)發(fā)生在兩條(或多條)已進(jìn)入流水線的指令需要使用相同資源的時(shí)候在流水線某個(gè)部分，這些指令必須串行執(zhí)行，而不是并行執(zhí)行有時(shí)候也稱為結(jié)構(gòu)冒險(xiǎn)(structuralhazard)一個(gè)例子：假設(shè)一個(gè)簡(jiǎn)單的五階段流水線其中每階段的執(zhí)行時(shí)間是一個(gè)時(shí)鐘周期理想的運(yùn)行情況是每個(gè)時(shí)鐘周期都有一條新指令進(jìn)入流水線假設(shè)主存只有一個(gè)端口所有的指令讀取，以及數(shù)據(jù)裝載和保存都一次只有一個(gè)單獨(dú)操作假設(shè)沒(méi)有高速緩存在該情況下，操作數(shù)的讀取或保存與內(nèi)存讀取指令不能同時(shí)進(jìn)行流水線的取指階段在進(jìn)行指令I(lǐng)3的讀取之前，必須空閑一個(gè)時(shí)鐘周期另一個(gè)例子：多條指令可以進(jìn)入執(zhí)行階段，只有一個(gè)ALU單元的時(shí)候發(fā)生的情況資源冒險(xiǎn)的一種解決方法是：增加可用的資源提供訪問(wèn)主存的多個(gè)端口提供多個(gè)ALU單元數(shù)據(jù)冒險(xiǎn)

(DataHazards)發(fā)生在對(duì)一個(gè)操作數(shù)位置的訪問(wèn)出現(xiàn)沖突的時(shí)候通?？梢匀缦旅枋觯撼绦蛑械膬蓷l指令依次執(zhí)行并且都將訪問(wèn)同一個(gè)內(nèi)存或寄存器操作數(shù)如果兩條指令是嚴(yán)格串行的，則沒(méi)有問(wèn)題如果這兩條指令在流水線中運(yùn)行，則有可能操作數(shù)會(huì)不安次序更行例如：以下x86機(jī)器指令序列:ADDEAX,EBX /*EAX=EAX+EBXSUBECX,EAX /*ECX=ECX–EAX在時(shí)鐘周期5，ADD指令在第5階段結(jié)束前才更新寄存器EAX在時(shí)鐘周期4，SUB在執(zhí)行的第2階段就需要EAX的最新值為保證正確操作，流水線必須停頓2個(gè)時(shí)鐘周期在缺乏專門(mén)硬件和特殊的規(guī)避算法的前提下，這一數(shù)據(jù)冒險(xiǎn)會(huì)導(dǎo)致流水線的運(yùn)行效率降低數(shù)據(jù)冒險(xiǎn)示意圖數(shù)據(jù)冒險(xiǎn)的類型寫(xiě)后讀(Readafterwrite/RAW)或真相關(guān)(truedependency)一條指令改寫(xiě)一個(gè)寄存器或內(nèi)存位置后續(xù)的指令從所改寫(xiě)的寄存器和內(nèi)存位置讀取數(shù)據(jù)如果寫(xiě)操作完成前，讀操作就開(kāi)始，則發(fā)生冒險(xiǎn)讀后寫(xiě)(Writeafterread(RAW))或反相關(guān)(antidependency)一條指令讀一個(gè)寄存器或內(nèi)存位置后續(xù)的指令將所改寫(xiě)該寄存器和內(nèi)存位置的內(nèi)容如果讀操作完成前，寫(xiě)操作就開(kāi)始，則發(fā)生冒險(xiǎn)寫(xiě)后寫(xiě)(Writeafterwrite(WAW))或輸出相關(guān)(outputdependency)兩個(gè)指令要改寫(xiě)同一個(gè)寄存器或內(nèi)存位置如果這兩條指令的寫(xiě)操作發(fā)生次序與期望的相反，則發(fā)生冒險(xiǎn)前一頁(yè)的例子即RAW冒險(xiǎn)另兩種冒險(xiǎn)參見(jiàn)第14章資源冒險(xiǎn)示意圖控制冒險(xiǎn)ControlHazard又稱分支冒險(xiǎn)(branchhazard)流水線對(duì)分支轉(zhuǎn)移做出了錯(cuò)誤的預(yù)測(cè)讀取了后期必須取消的指令處理控制冒險(xiǎn)的方法：多個(gè)指令流預(yù)取轉(zhuǎn)移目標(biāo)循環(huán)緩沖器分支預(yù)測(cè)延遲轉(zhuǎn)移分支多個(gè)指令流

(MultipleStreams)有兩個(gè)流水線預(yù)取每一個(gè)分支情況到單獨(dú)的流水線采納合適的流水線多個(gè)流水線導(dǎo)致總線和寄存器的競(jìng)爭(zhēng)延在原先分支判斷沒(méi)有解決之前，可能又有另外的分支指令進(jìn)入流水線，這需要額外添加指令流預(yù)取轉(zhuǎn)移目標(biāo)

(PrefetchBranchTarget)識(shí)別出一個(gè)條件分支指令是，除了取此分支指令后的指令外，同時(shí)取出轉(zhuǎn)移目標(biāo)處的指令該目標(biāo)將被保存至分支指令被執(zhí)行該方法被IBM360/91所使用循環(huán)緩沖器

(LoopBuffer)一個(gè)極高速的存儲(chǔ)器由流水線取指階段維護(hù)轉(zhuǎn)移發(fā)生前，硬件首先檢查轉(zhuǎn)移目標(biāo)是否在緩沖器中適用于小循環(huán)或跳轉(zhuǎn)很有效類似一個(gè)高速緩存(cache)應(yīng)用于CRAY-1系統(tǒng)中循環(huán)緩沖器示意圖分支預(yù)測(cè)

(BranchPrediction)(1)預(yù)測(cè)絕不發(fā)生

(Predictnevertaken)假設(shè)跳轉(zhuǎn)不發(fā)生總是預(yù)取下一條指令應(yīng)用于68020和VAX11/780系統(tǒng)如果有可能出現(xiàn)頁(yè)錯(cuò)誤(pagefault),VAX則不會(huì)在跳轉(zhuǎn)后預(yù)取指令(涉及O/S和CPU設(shè)計(jì))預(yù)測(cè)總是發(fā)生

(Predictalwaystaken)假設(shè)跳轉(zhuǎn)總是發(fā)生總是預(yù)取到目標(biāo)指令分支預(yù)測(cè)

(2)依操作碼預(yù)測(cè)(PredictbyOpcode)有些指令更容易引起跳轉(zhuǎn)準(zhǔn)確率可達(dá)75%發(fā)生/不發(fā)生切換(Taken/Nottakenswitch)根據(jù)歷史記錄預(yù)測(cè)適用于循環(huán)精度可由兩級(jí)或相關(guān)性跳轉(zhuǎn)歷史記錄修正根據(jù)相關(guān)性預(yù)測(cè)(Correlation-based)在合環(huán)跳轉(zhuǎn)中(loop-closingbranches),可根據(jù)歷史記錄進(jìn)行預(yù)測(cè)在更復(fù)雜的結(jié)構(gòu)中，跳轉(zhuǎn)方向和與其相關(guān)跳轉(zhuǎn)的方向有相關(guān)性同時(shí)運(yùn)用最近的跳轉(zhuǎn)記錄分支預(yù)測(cè)

(3)延遲跳轉(zhuǎn)(DelayedBranch)不到萬(wàn)不得已，不進(jìn)行跳轉(zhuǎn)需要重新安排指令的順序分支預(yù)測(cè)流程圖分支預(yù)測(cè)狀態(tài)圖處理分支指令I(lǐng)ntel80486流水線取指(Fetch)指令由Cache或外部存儲(chǔ)器取來(lái)從兩個(gè)16字節(jié)預(yù)取緩沖器中選擇一個(gè)，將指令放入其中一旦舊數(shù)據(jù)唄使用，立即用新數(shù)據(jù)填充緩沖器平均而言，每個(gè)緩沖器大約裝入5條指令取指階段的操作獨(dú)立于其他階段，以保持預(yù)取緩沖器的滿載譯碼階段1(Decodestage1)操作碼和尋址方式信息信息最多只占指令的前三字節(jié)可指揮D2階段獲取指令的剩余信息譯碼階段2(Decodestage2)將操作碼擴(kuò)展成控制信號(hào)控制更復(fù)雜尋址方式的計(jì)算執(zhí)行(Execute)ALU運(yùn)算,訪問(wèn)Cache,更新寄存器寫(xiě)回(Writeback)更新寄存器和狀態(tài)標(biāo)志(Flags)將結(jié)果送至Cache和總線接口的寫(xiě)緩沖中80486指令流水線例子Pentium4寄存器EFLAGS寄存器控制寄存器MMX寄存器映像(Mapping)MMX使用大量64位數(shù)據(jù)類型使用3位寄存器地址字段可支持8個(gè)MMX寄存器沒(méi)用MMX專用寄存器使用了異名技術(shù)(Aliasing)，各浮點(diǎn)寄存器的低64為用來(lái)構(gòu)成8個(gè)MMX寄存器MMX寄存器映射到浮點(diǎn)寄存器Pentium中斷處理(InterruptProcessing)中斷(Interrupts)可屏蔽中斷(Maskable)不可屏蔽中斷(Nonmaskable)異常(Exceptions)處理器檢測(cè)的異常程序異常中斷向量表(Interruptvectortable)每類中斷都指派一個(gè)中斷號(hào)該中斷號(hào)用于索引中斷向量表該表包含256個(gè)32位中斷向量5類優(yōu)先級(jí)ARM處理器的特征精簡(jiǎn)指令(RISC)中等規(guī)模，結(jié)構(gòu)規(guī)整的寄存器組寄存器數(shù)量多余大多數(shù)CISC機(jī)器，少于多數(shù)RISC機(jī)器數(shù)據(jù)處理遵循裝載/保存模式各種運(yùn)算只對(duì)寄存器中的操作數(shù)進(jìn)行操作定長(zhǎng)、格式統(tǒng)一的指令集32位標(biāo)準(zhǔn)指令集，以及16位壓縮指令集對(duì)源操作數(shù)進(jìn)行位移或循環(huán)位移的預(yù)處理單獨(dú)的ALU和位移單元只提供了少數(shù)集中尋址模式應(yīng)用于所有從寄存器和指令地址段裝載/保存地址不使用間接尋址或變址尋址自動(dòng)遞增、遞減尋址提高程序中循環(huán)的操作性所有指令的執(zhí)行都可帶條件，減低了條件分支的使用減少了流水線清空，提高了流水線效率簡(jiǎn)化的ARM結(jié)構(gòu)示意圖ARM處理器組織隨著ARM不同版本延伸出很多組織形式數(shù)據(jù)經(jīng)由數(shù)據(jù)總線在處理器和片外存儲(chǔ)器之間傳遞所傳遞的數(shù)據(jù)元素有兩種類型：裝載/保存指令操作的數(shù)據(jù)項(xiàng)；指取的指令指令先經(jīng)指令譯碼器，然后被執(zhí)行控制單元包括流水線羅技電路，并產(chǎn)生控制信號(hào)，送到處理器各個(gè)單元數(shù)據(jù)項(xiàng)放入寄存器文件由一組32位寄存器組成以補(bǔ)碼表示的字節(jié)或半字?jǐn)?shù)據(jù)項(xiàng)通過(guò)符號(hào)擴(kuò)展至32位通常有兩個(gè)源寄存器和一個(gè)結(jié)果寄存器獨(dú)立的硬件單元可在做ALU運(yùn)算之前先做位移或循環(huán)位移操作ARM處理器模式用戶(User)內(nèi)核模式(Kernel)6鐘模式操作系統(tǒng)可以對(duì)系統(tǒng)軟件進(jìn)行定制特定寄存器將用于特定的特別權(quán)限模式更加便利的上下文切換異常模式(Exception)有5中特別權(quán)限模式當(dāng)特定異常發(fā)生時(shí)，即進(jìn)入對(duì)應(yīng)的異常模式用專用寄存器取代用戶模式下的寄存器可以避免系統(tǒng)崩潰特權(quán)模式(PrivilegedModes)系統(tǒng)模式(SystemMode)沒(méi)有異常與用戶模式使用相同的寄存器有可能被。。。中斷監(jiān)管模式(Supervisormode)操作系統(tǒng)運(yùn)行的模式

當(dāng)處理器碰到一條軟件中斷指令時(shí)，將進(jìn)入該模式取消模式(Abortmode)出現(xiàn)內(nèi)存錯(cuò)誤時(shí)，進(jìn)入該模式未定義模式(Undefinedmode)當(dāng)處理器試圖執(zhí)行一條既不唄主要整數(shù)處理核也不被協(xié)處理器支持的指令時(shí)，進(jìn)入該模式快速中斷模式(Fastinterruptmode)當(dāng)處理器從指定的快速中斷源接受一個(gè)中斷型號(hào)時(shí)，進(jìn)入該模式快速中斷服務(wù)程序不能唄中斷快速中斷可以中斷一個(gè)普通的中斷服務(wù)程序中斷模式(Interruptmode)由其他中斷源產(chǎn)生的中斷信號(hào)ARM存儲(chǔ)器

組織表 Modes PrivilegedmodesExceptionmodesUserSystemSupervisorAbortUndefinedInterruptFastInterruptR0R0R0R0R0R0R0R1R1R1R1R1R1R1R2R2R2R2R2R2R2R3R3R3R3R3R3R3R4R4R4R4R4R4R4R5R5R5R5R5R5R5R6R6R6R6R6R6R6R7R7R7R7R7R7R7R8R8R8R8R8R8R8_fiqR9R9R9R9R9R9R9_fiqR10R10R10R10R10R10R10_fiqR11R11R11R11R11R11R11_fiqR12R12R12R12R12R12R12_fiqR13(SP)R13(SP)R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14(LR)R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15(PC)R15(PC)R15(PC)R15(PC)R15(PC)R15(PC)CPSRCPSRCPSRCPSRCPSRCPSRCPSRSPSR_svcSPSR_abtSPSR_undSPSR_irqSPSR_fiqARM寄存器組織總計(jì)有37個(gè)32位處理器31個(gè)通用寄存器有一些寄存器有專門(mén)用途