靜電防護(hù)教案課件

靜電防護(hù)靜電防護(hù)12

培訓(xùn)課程大綱ESD防護(hù)培訓(xùn)課程ESD原理和危害ESD防護(hù)和實(shí)例第1頁/共43頁2ESD防護(hù)培訓(xùn)課程ESD原理和危害ESD防護(hù)和實(shí)例第1頁/3ESD原理ESD：英文ElectricalStaticDischarge的縮寫，中文解釋為靜電放電.ESD產(chǎn)生原理：具有不同靜電電位的物體由于直接接觸或靜電感應(yīng)所引起的物體之間靜電電荷的轉(zhuǎn)移（Electro-Static-Discharge）．通常指在靜電場的能量達(dá)到一定程度之后，擊穿其間介質(zhì)而進(jìn)行放電的現(xiàn)象．電荷積累快速放電第2頁/共43頁3ESD原理ESD：英文ElectricalStatic4ESD原理ESD產(chǎn)生三要素:缺少任何一個(gè)都構(gòu)不成ESD問題。干擾源敏感設(shè)備耦合途徑第3頁/共43頁4ESD原理干擾源敏感設(shè)備耦合途徑第3頁/共43頁5

ESD原理靜電波形及參數(shù)1.影響ESD放電能量參數(shù):

峰值電流

上升時(shí)間變率

按傅立葉轉(zhuǎn)換(Fouriertransform)可知時(shí)間變率蘊(yùn)含著頻率成份:

IEC61000-4-2電流波形上升時(shí)間0.7ns,頻寬可達(dá)到300MH以上如圖:

IEC61000-4-2之放電電流及頻率響應(yīng)頻寬.第4頁/共43頁5ESD原理靜電波形及參6

2:IEC61000-4-2放電電流上升時(shí)間.放電測試電壓

(kV)IEC61000-4-2峰值放電電流(A)上升時(shí)間tr(ns)27.50.7-14120.7-16250.7-18300.7-1ContactdischargeAirdischargeLevelVoltagekVLevelVoltagekV1±21±22±42±43±63±84±84±15XSpecialXSpecial注(1):X保留對產(chǎn)品各別指定的測試規(guī)格.(2):測試環(huán)境相對濕度須保持30%–60%;15℃–35℃(3):樣品至少須打200次以上的放電.3:IEC61000-4-2測試電壓與還境條件.第5頁/共43頁62:IEC61000-4-2放電電流上升時(shí)間.放7ESD靜電放電的危害

1。靜電在工業(yè)生產(chǎn)中造成的危害

產(chǎn)品失效（產(chǎn)品不可靠）客戶抱怨

靜電放電（ESD）造成的危害：

1、引起電子設(shè)備的故障或誤動作，造成電磁干擾．如：驅(qū)動電路程序被ESD打亂，出現(xiàn)花屏，白屏，聲音不正常。

2、擊穿集成電路和精密的電子元件，半導(dǎo)體元件或者促使元件老化，降低生產(chǎn)成品率．

3、高壓靜電放電造成電擊，危及人身安全．

4、在易燃易爆品或粉塵、油霧的生產(chǎn)場所極易引起爆炸和火災(zāi)．

第6頁/共43頁7ESD靜電放電的危害產(chǎn)品失效（產(chǎn)品不可靠）客戶抱怨靜8ESD靜電放電的危害ESD對造成電子組件失效情況

(1)硬件失效(Hardfailure)

ESD電弧電壓(Sparkvoltage)竄入半導(dǎo)體內(nèi)部使絕緣部位損壞.如在P-N接合點(diǎn)短路或開路,內(nèi)部絕緣的氧化層貫穿(punch-through)-金屬氧化處理部位產(chǎn)生熔蝕(melting)等,這都是屬于永久性失效.

(如鍵盤,或I/O界面的連接器)直接帶入ESD突波電流損害電路.要預(yù)防這種直接傷害。方法：并聯(lián)一顆靜電抑制器,串聯(lián)一顆電阻或并聯(lián)電容在這些電路上就可以限制流經(jīng)IC的ESD電流.第7頁/共43頁8ESD靜電放電的危害ESD對造成電子組件失效情況第7頁/9

(2)潛在性失效(Latentfailure)

當(dāng)ESD發(fā)生時(shí)系統(tǒng)雖暫時(shí)受到影響,仍然可繼續(xù)動作,但功能會隨時(shí)間逐漸變差,隔數(shù)日或數(shù)周后系統(tǒng)出現(xiàn)異常,最后成為硬件失效.

(3)場強(qiáng)感應(yīng)失效(Fieldinductionfailure)

ESD的高壓放電火花跟電流會產(chǎn)生電場輻射效應(yīng),這種寬帶的輻射,經(jīng)常使臨近的電路受干擾而失常,如Latch-Up,或暫時(shí)性程序錯(cuò)亂,及數(shù)據(jù)流失等,嚴(yán)重時(shí)更會損傷硬件成為永久行硬件失效.ESD靜電放電的危害第8頁/共43頁9ESD靜電放電的危害第8頁/共43頁10ESD預(yù)防ESD防護(hù)和實(shí)例ESD軟件ESD硬件FPGACECPLDRegisterRAM地址存儲器開關(guān)矩陣寄存器結(jié)構(gòu)PCBLAYOUTSurge提升定位距離復(fù)位電路I/O位置（端口）完整大地與屏蔽電源并靜電抑制器電源線并抑制器電路設(shè)計(jì)PCBLayout原理圖設(shè)計(jì)FPGA第9頁/共43頁10ESD預(yù)防ESD防護(hù)和實(shí)例ESD軟件ESD硬件FPGAC11

ESD防護(hù)和實(shí)例1。結(jié)構(gòu)把端口的地與金屬殼相連接而加大ESD的泄放空間第10頁/共43頁11ESD防護(hù)和實(shí)例1。結(jié)12

ESD防護(hù)和實(shí)例2。結(jié)構(gòu)第11頁/共43頁12ESD防護(hù)和實(shí)例2。結(jié)構(gòu)第133。結(jié)構(gòu)螺絲釘要避免伸入機(jī)構(gòu)內(nèi)成為天線（方法截?cái)?，換小號螺絲，嗍膠螺絲）

ESD防護(hù)和實(shí)例第12頁/共43頁133。結(jié)構(gòu)螺絲釘要避免伸入機(jī)構(gòu)內(nèi)成為天線（方法截?cái)啵瑩Q小號144。結(jié)構(gòu)把端口的地與金屬殼相連接而加大ESD的泄放空間(左)ESD從隙縫竄進(jìn)內(nèi)部對PCB的IC放電(右)機(jī)殼內(nèi)加一道輔助接地保護(hù)電路板

ESD防護(hù)和實(shí)例第13頁/共43頁144。結(jié)構(gòu)把端口的地與金屬殼相連接而加大ESD的泄放空間15塑殼內(nèi)層噴導(dǎo)電漆屏蔽5。結(jié)構(gòu)高速線（如電源線，排線等）盡量遠(yuǎn)離金屬位置（地），把電源線與地隔離開6。結(jié)構(gòu)

ESD防護(hù)和實(shí)例第14頁/共43頁15塑殼內(nèi)層噴導(dǎo)電漆屏蔽5。結(jié)構(gòu)高速線（如電源線，排線等16

談到系統(tǒng)產(chǎn)品的靜電防護(hù)設(shè)計(jì),必須從原理圖設(shè)計(jì)開始做ESD的保護(hù).1.ESD電流直接流經(jīng)敏感電路組件的接腳,造成永久性損壞:

(如鍵盤,或I/O界面的連接器)直接帶入ESD突波電流損害電路.要防護(hù)這種直接傷害。方法：并聯(lián)一顆靜電抑制器,串聯(lián)一顆電阻或并聯(lián)電容在這些電路上就可以限制流經(jīng)IC的ESD電流.

.

ESD電路設(shè)計(jì)

ESD防護(hù)和實(shí)例第15頁/共43頁16談到系統(tǒng)產(chǎn)品的靜電防護(hù)設(shè)計(jì),必須從原理圖設(shè)計(jì)172.ESD電流流經(jīng)地回路造成復(fù)位,重啟損壞:

假設(shè)接地線為低阻抗,經(jīng)ESD脈沖電流通過,IC接地的阻抗容易產(chǎn)生（地電位）跳動(GroundBounce),這種地的電位彈跳會使IC重置或鎖定,IC如被鎖定時(shí)非常容易被供應(yīng)的電源摧毀.要防護(hù)這種地電位跳動。方法：電源并聯(lián)一顆靜電抑制器,串聯(lián)一顆電阻或并聯(lián)電容在這些電路上就可以限制流經(jīng)IC的ESD電流.Layout擴(kuò)大地層的完整性,地的屏蔽性,地層的吸收性ESD電路設(shè)計(jì)

ESD防護(hù)和實(shí)例第16頁/共43頁172.ESD電流流經(jīng)地回路造成復(fù)位,重啟損壞:ESD電183.電磁場間接耦合:

例:如垂直板與水平板之放電,使電路造成重置,對于高阻抗組件曾經(jīng)有損壞之報(bào)告,

這種失效模式與PCB環(huán)路面積,機(jī)構(gòu)屏蔽好壞而定..

要防護(hù)這種電磁場間接耦合。方法：可以從機(jī)體的結(jié)構(gòu)屏蔽和PCB設(shè)計(jì)布線著手.Layout擴(kuò)大地層的完整性,地的屏蔽性,地層的吸收性.ESD電路設(shè)計(jì)

ESD防護(hù)和實(shí)例第17頁/共43頁18ESD電路設(shè)計(jì)ESD防護(hù)和19原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第18頁/共43頁19原理圖ESD設(shè)計(jì)ESD防護(hù)20原理圖ESD設(shè)計(jì)PCB上用箝制電路或突波吸收ESD靜電抑制器抑制瞬間高壓

ESD防護(hù)和實(shí)例第19頁/共43頁20原理圖ESD設(shè)計(jì)PCB上用箝制電路或突波吸收ESD靜電抑21PCB布局架構(gòu)對突波I/O端抑制電路原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第20頁/共43頁21PCB布局架構(gòu)對突波I/O端抑制電路原理圖ESD設(shè)計(jì)22原理圖ESD設(shè)計(jì)以低通ESD濾波及突波ESD吸收器方式疏導(dǎo)ESD能量

ESD防護(hù)和實(shí)例第21頁/共43頁22原理圖ESD設(shè)計(jì)以低通ESD濾波及突波ESD吸收器方式疏23原理圖ESD設(shè)計(jì)I/O控制信號加ESD靜電抑制器保護(hù)

ESD防護(hù)和實(shí)例第22頁/共43頁23原理圖ESD設(shè)計(jì)I/O控制信號加ESD靜電抑制器保護(hù)24（RESET）復(fù)位電路設(shè)計(jì)原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第23頁/共43頁24（RESET）復(fù)位電路設(shè)計(jì)原理圖ESD設(shè)計(jì)25原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第24頁/共43頁25原理圖ESD設(shè)計(jì)ESD防護(hù)26原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第25頁/共43頁26原理圖ESD設(shè)計(jì)ESD防護(hù)27原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第26頁/共43頁27原理圖ESD設(shè)計(jì)ESD防護(hù)28原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第27頁/共43頁28原理圖ESD設(shè)計(jì)ESD防護(hù)29原理圖ESD設(shè)計(jì)PCB上用IR（遙控）電路或突波吸收ESD靜電抑制器抑制瞬間高壓

ESD防護(hù)和實(shí)例第28頁/共43頁29原理圖ESD設(shè)計(jì)PCB上用IR（遙控）電路或突波吸收ES301層4層1。加大地的泄放面積保持地的完整：1.平整地：鋪銅均勻，保持地的電阻值不變，互相之間水平狀態(tài)（地平面平穩(wěn)）2。環(huán)繞地?cái)?shù)據(jù)線用地包圍3。地孔越多越好，并使每層地緊密連合一起

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第29頁/共43頁301層4層1。加大地的泄放面積保持地的完整：1.平整地：鋪311。加大地的泄放面積保持地的完整：1.平整地：鋪銅均勻，保持地的電阻值不變，互相之間水平狀態(tài)（地平面平穩(wěn)）2。環(huán)繞地?cái)?shù)據(jù)線用地包圍3。地孔越多越好，并使每層地緊密連合一起地層

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第30頁/共43頁311。加大地的泄放面積保持地的完整：1.平整地：鋪銅均勻，32環(huán)繞地地孔越多越好，并使每層地緊密連合一起

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第31頁/共43頁32環(huán)繞地地孔越多越好，并使每層地緊密連合一起33PCB

Layout防護(hù)設(shè)計(jì)接地不僅涉及產(chǎn)品或系統(tǒng)的電氣安全，而且關(guān)聯(lián)著電磁兼容和其測量技術(shù)。良好的接地可以保護(hù)設(shè)備或系統(tǒng)的正常操作以及人身安全，可以消除各種電磁干擾和雷擊，ESD等。所以接地設(shè)計(jì)是非常重要的，但也是難度較大的課題。

地線的種類很多，有邏輯地、信號地、屏蔽地、保護(hù)地、數(shù)字信號地、模擬信號地、接機(jī)殼體的地、地線的布置、還要注意接地線在各種不同頻率下的阻抗等，接地的方式也可分單點(diǎn)接地、多點(diǎn)接地、混合接地和懸浮地等。理想的接地面應(yīng)為零電位，各接地點(diǎn)之間無電位差。但實(shí)際上，任何“地”或接地線都有電阻。

當(dāng)有電流通過時(shí)，就會產(chǎn)生壓降，使地線上的電位不為零，兩個(gè)接地點(diǎn)之間就會存在地電壓。當(dāng)電路多點(diǎn)接地，并有高速信號層(信號線)通過時(shí)，就將構(gòu)成地環(huán)路干擾電壓。因此，接地技術(shù)十分講究，如信號接地與電源接地要分開，復(fù)雜電路采用多點(diǎn)接地和公共地等。

ESD防護(hù)和實(shí)例第32頁/共43頁33PCBLayout防護(hù)設(shè)計(jì)接地不僅涉及產(chǎn)品或系統(tǒng)的電氣341.低功率PCB布線要點(diǎn):提起PCB布線，許多工程技術(shù)人員都知道一個(gè)傳統(tǒng)的經(jīng)驗(yàn)：正面橫向走線、反面縱向走線，橫平豎直，既美觀又短捷；還有個(gè)傳統(tǒng)經(jīng)驗(yàn)是：只要空間允許，走線越粗越好?？梢悦鞔_地說，這些經(jīng)驗(yàn)在注重ESD的今天已淘汰。要使單片機(jī)系統(tǒng)有良好的ESD性能，PCB設(shè)計(jì)十分關(guān)鍵。一個(gè)具有良好,ESD性能的PCB，必須按高頻電路來設(shè)計(jì)??這是反傳統(tǒng)的。單片機(jī)系統(tǒng)按高頻電路來設(shè)計(jì)PCB的理由在于：盡管單片機(jī)系統(tǒng)大部分電路的工作頻率并不高，但是EMI的頻率是高的，ESD測試的模擬干擾頻率也是高的[8KV]。要有效抑制EMI，順利通過ESD測試，PCB的設(shè)計(jì)必須考慮高頻電路的特點(diǎn)。單片機(jī)系統(tǒng)

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第33頁/共43頁341.低功率PCB布線要點(diǎn):提起PCB布線，許多工程技術(shù)人35（1）要有良好的地線層。良好的地線層處處等電位，不會產(chǎn)生共模電阻偶合，也不會經(jīng)地線形成環(huán)流產(chǎn)生天線效應(yīng)；良好的地線層能使靜電放電以最短的路徑進(jìn)入地線而消失。建立良好的地線層最好的方法是采用多層板，一層專門用作線地層；如果只能用雙面板，應(yīng)當(dāng)盡量從正面走線，反面用作地線層，不得已才從反面過線。（2）保持足夠的距離。對于可能出現(xiàn)ESD耦合或幅射的兩根線或兩組或要保持足夠的距離，如濾波器的輸入與輸出、光偶的輸入與輸出、交流電源線與弱信號線等。（3）長線加低通濾波器。走線盡量短捷，不得已走的長線應(yīng)當(dāng)在合理的位置插入C、ESD靜電抑制器，RC或LC低通濾波器。（4）除了地線，能用細(xì)線的不要用粗線。因?yàn)镻CB上的每一根走線既是有用信號的載體，又是接收幅射干擾的干線，走線越長、越粗，天線效應(yīng)越強(qiáng)。長線加低通濾波器。2.高頻電路設(shè)計(jì)的要點(diǎn)：要有良好的地線層。保持足夠的距離。

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第34頁/共43頁35（1）要有良好的地線層。良好的地線層處處等電位，不會產(chǎn)生36PowerESDLayout技術(shù):無論是信息技術(shù)設(shè)備還是無線電電子、電氣產(chǎn)品，都要有電源供電。電源有外電源和內(nèi)電源之分，電源是典型的也是危害嚴(yán)重的電磁干擾源。如電網(wǎng)的沖擊，尖峰電壓可高達(dá)千伏以上，會給設(shè)備或系統(tǒng)帶來毀滅性的破壞。另外，電源線是干擾信號侵入設(shè)備的主要途徑。因此，電源系統(tǒng)，特別是開關(guān)電源的ESD設(shè)計(jì)，是產(chǎn)品設(shè)計(jì)的重要環(huán)節(jié)。其措施多種多樣，諸如供電電纜直接從電網(wǎng)總閘引出，電網(wǎng)引出的交流經(jīng)穩(wěn)壓、低通濾波、電源變壓器繞組間的隔離、屏蔽以及浪涌抑制和過壓過流保護(hù)，ESD靜電抑制器等。采用多層板，專門灌一層Power層。

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)1.PowerPCBLayoutESD要點(diǎn):第35頁/共43頁36PowerESDLayout技術(shù):37Power層

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第36頁/共43頁37Power層ESD防護(hù)和實(shí)38CPLD基本可編程邏輯單元ESD軟件設(shè)計(jì)FPGA可編程輸入/輸出單元嵌入式塊RAM豐富的布線資源底層嵌入功能單元內(nèi)嵌專用硬核可編程單元基本邏輯單元布線池；布線矩陣JTAG編程模塊全局時(shí)鐘；全局使能全局復(fù)位/置位單元}軟件刷新糾正

ESD軟件防護(hù)和實(shí)例第37頁/共43頁38CPLD基本可編程邏輯單元ESD軟件設(shè)計(jì)FPGA可編程輸39ESD基本可編程邏輯單元查找表（LUT）寄存器（Register）}}帶同步/異步復(fù)位和置位時(shí)鐘使能的觸發(fā)器（鎖存器）軟件刷新糾正受ESD影響原因：驅(qū)動電路程序被ESD打亂出現(xiàn)花屏，白屏，聲音不正常。

解決方案：改變軟件(驅(qū)動IC)刷新頻率，寄存器刷新。

ESD軟件防護(hù)和實(shí)例第38頁/共43頁39ESD基本可編程邏輯單元查找表寄存器}}帶同步/異步復(fù)位40

ESD實(shí)驗(yàn)室第39頁/共43頁40ESD實(shí)驗(yàn)室第39頁41ESDSuppressor

BETEK技術(shù)資料6.結(jié)語對于電子產(chǎn)品ESD的防護(hù)應(yīng)從設(shè)計(jì)著手,所謂“Designed-inatthedevice”,從零件的選用,PCB板的設(shè)計(jì)階段,到成品系統(tǒng)布線整合,每個(gè)階段都不能草率.對于ESD讓電子產(chǎn)品失效之三個(gè)因素:1.瞬時(shí)涌入的大電流的熱效應(yīng).2.電壓漂動

3.靜電輻射場強(qiáng)等都必須同時(shí)加上對策.由其在PCB板布局是關(guān)系到電子產(chǎn)品對ESD敏感度,這是可運(yùn)用PCB板布局設(shè)計(jì)技術(shù)控制.第40頁/共43頁41ESDSuppressor技術(shù)資料6.結(jié)語第40427.結(jié)語而對MOS,Bipolar等IC組件之ESD防護(hù)能力相對較弱.需從半導(dǎo)體設(shè)計(jì)源頭做起.

半導(dǎo)體設(shè)計(jì)ESD防護(hù)是最難的一個(gè)環(huán)節(jié),期望在大家的努力下,在不久的將來半導(dǎo)體業(yè)可以突破目前的瓶頸,推出功能穩(wěn)定且可以抵抗較高ESD的IC供系統(tǒng)產(chǎn)業(yè)界使用.ESDSuppressor

BETEK技術(shù)資料第41頁/共43頁427.結(jié)語ESDSuppressor技術(shù)資料第4143結(jié)束謝謝??！技術(shù)資料

BETEKESDSuppressor結(jié)束第42頁/共43頁43結(jié)束謝謝??！技術(shù)資料ESDSuppressor結(jié)束44感謝您的觀看。第43頁/共43頁44感謝您的觀看。第43頁/共43頁靜電防護(hù)靜電防護(hù)4546

培訓(xùn)課程大綱ESD防護(hù)培訓(xùn)課程ESD原理和危害ESD防護(hù)和實(shí)例第1頁/共43頁2ESD防護(hù)培訓(xùn)課程ESD原理和危害ESD防護(hù)和實(shí)例第1頁/47ESD原理ESD：英文ElectricalStaticDischarge的縮寫，中文解釋為靜電放電.ESD產(chǎn)生原理：具有不同靜電電位的物體由于直接接觸或靜電感應(yīng)所引起的物體之間靜電電荷的轉(zhuǎn)移（Electro-Static-Discharge）．通常指在靜電場的能量達(dá)到一定程度之后，擊穿其間介質(zhì)而進(jìn)行放電的現(xiàn)象．電荷積累快速放電第2頁/共43頁3ESD原理ESD：英文ElectricalStatic48ESD原理ESD產(chǎn)生三要素:缺少任何一個(gè)都構(gòu)不成ESD問題。干擾源敏感設(shè)備耦合途徑第3頁/共43頁4ESD原理干擾源敏感設(shè)備耦合途徑第3頁/共43頁49

ESD原理靜電波形及參數(shù)1.影響ESD放電能量參數(shù):

峰值電流

上升時(shí)間變率

按傅立葉轉(zhuǎn)換(Fouriertransform)可知時(shí)間變率蘊(yùn)含著頻率成份:

IEC61000-4-2電流波形上升時(shí)間0.7ns,頻寬可達(dá)到300MH以上如圖:

IEC61000-4-2之放電電流及頻率響應(yīng)頻寬.第4頁/共43頁5ESD原理靜電波形及參50

2:IEC61000-4-2放電電流上升時(shí)間.放電測試電壓

(kV)IEC61000-4-2峰值放電電流(A)上升時(shí)間tr(ns)27.50.7-14120.7-16250.7-18300.7-1ContactdischargeAirdischargeLevelVoltagekVLevelVoltagekV1±21±22±42±43±63±84±84±15XSpecialXSpecial注(1):X保留對產(chǎn)品各別指定的測試規(guī)格.(2):測試環(huán)境相對濕度須保持30%–60%;15℃–35℃(3):樣品至少須打200次以上的放電.3:IEC61000-4-2測試電壓與還境條件.第5頁/共43頁62:IEC61000-4-2放電電流上升時(shí)間.放51ESD靜電放電的危害

1。靜電在工業(yè)生產(chǎn)中造成的危害

產(chǎn)品失效（產(chǎn)品不可靠）客戶抱怨

靜電放電（ESD）造成的危害：

1、引起電子設(shè)備的故障或誤動作，造成電磁干擾．如：驅(qū)動電路程序被ESD打亂，出現(xiàn)花屏，白屏，聲音不正常。

2、擊穿集成電路和精密的電子元件，半導(dǎo)體元件或者促使元件老化，降低生產(chǎn)成品率．

3、高壓靜電放電造成電擊，危及人身安全．

4、在易燃易爆品或粉塵、油霧的生產(chǎn)場所極易引起爆炸和火災(zāi)．

第6頁/共43頁7ESD靜電放電的危害產(chǎn)品失效（產(chǎn)品不可靠）客戶抱怨靜52ESD靜電放電的危害ESD對造成電子組件失效情況

(1)硬件失效(Hardfailure)

ESD電弧電壓(Sparkvoltage)竄入半導(dǎo)體內(nèi)部使絕緣部位損壞.如在P-N接合點(diǎn)短路或開路,內(nèi)部絕緣的氧化層貫穿(punch-through)-金屬氧化處理部位產(chǎn)生熔蝕(melting)等,這都是屬于永久性失效.

(如鍵盤,或I/O界面的連接器)直接帶入ESD突波電流損害電路.要預(yù)防這種直接傷害。方法：并聯(lián)一顆靜電抑制器,串聯(lián)一顆電阻或并聯(lián)電容在這些電路上就可以限制流經(jīng)IC的ESD電流.第7頁/共43頁8ESD靜電放電的危害ESD對造成電子組件失效情況第7頁/53

(2)潛在性失效(Latentfailure)

當(dāng)ESD發(fā)生時(shí)系統(tǒng)雖暫時(shí)受到影響,仍然可繼續(xù)動作,但功能會隨時(shí)間逐漸變差,隔數(shù)日或數(shù)周后系統(tǒng)出現(xiàn)異常,最后成為硬件失效.

(3)場強(qiáng)感應(yīng)失效(Fieldinductionfailure)

ESD的高壓放電火花跟電流會產(chǎn)生電場輻射效應(yīng),這種寬帶的輻射,經(jīng)常使臨近的電路受干擾而失常,如Latch-Up,或暫時(shí)性程序錯(cuò)亂,及數(shù)據(jù)流失等,嚴(yán)重時(shí)更會損傷硬件成為永久行硬件失效.ESD靜電放電的危害第8頁/共43頁9ESD靜電放電的危害第8頁/共43頁54ESD預(yù)防ESD防護(hù)和實(shí)例ESD軟件ESD硬件FPGACECPLDRegisterRAM地址存儲器開關(guān)矩陣寄存器結(jié)構(gòu)PCBLAYOUTSurge提升定位距離復(fù)位電路I/O位置（端口）完整大地與屏蔽電源并靜電抑制器電源線并抑制器電路設(shè)計(jì)PCBLayout原理圖設(shè)計(jì)FPGA第9頁/共43頁10ESD預(yù)防ESD防護(hù)和實(shí)例ESD軟件ESD硬件FPGAC55

ESD防護(hù)和實(shí)例1。結(jié)構(gòu)把端口的地與金屬殼相連接而加大ESD的泄放空間第10頁/共43頁11ESD防護(hù)和實(shí)例1。結(jié)56

ESD防護(hù)和實(shí)例2。結(jié)構(gòu)第11頁/共43頁12ESD防護(hù)和實(shí)例2。結(jié)構(gòu)第573。結(jié)構(gòu)螺絲釘要避免伸入機(jī)構(gòu)內(nèi)成為天線（方法截?cái)?，換小號螺絲，嗍膠螺絲）

ESD防護(hù)和實(shí)例第12頁/共43頁133。結(jié)構(gòu)螺絲釘要避免伸入機(jī)構(gòu)內(nèi)成為天線（方法截?cái)?，換小號584。結(jié)構(gòu)把端口的地與金屬殼相連接而加大ESD的泄放空間(左)ESD從隙縫竄進(jìn)內(nèi)部對PCB的IC放電(右)機(jī)殼內(nèi)加一道輔助接地保護(hù)電路板

ESD防護(hù)和實(shí)例第13頁/共43頁144。結(jié)構(gòu)把端口的地與金屬殼相連接而加大ESD的泄放空間59塑殼內(nèi)層噴導(dǎo)電漆屏蔽5。結(jié)構(gòu)高速線（如電源線，排線等）盡量遠(yuǎn)離金屬位置（地），把電源線與地隔離開6。結(jié)構(gòu)

ESD防護(hù)和實(shí)例第14頁/共43頁15塑殼內(nèi)層噴導(dǎo)電漆屏蔽5。結(jié)構(gòu)高速線（如電源線，排線等60

談到系統(tǒng)產(chǎn)品的靜電防護(hù)設(shè)計(jì),必須從原理圖設(shè)計(jì)開始做ESD的保護(hù).1.ESD電流直接流經(jīng)敏感電路組件的接腳,造成永久性損壞:

(如鍵盤,或I/O界面的連接器)直接帶入ESD突波電流損害電路.要防護(hù)這種直接傷害。方法：并聯(lián)一顆靜電抑制器,串聯(lián)一顆電阻或并聯(lián)電容在這些電路上就可以限制流經(jīng)IC的ESD電流.

.

ESD電路設(shè)計(jì)

ESD防護(hù)和實(shí)例第15頁/共43頁16談到系統(tǒng)產(chǎn)品的靜電防護(hù)設(shè)計(jì),必須從原理圖設(shè)計(jì)612.ESD電流流經(jīng)地回路造成復(fù)位,重啟損壞:

假設(shè)接地線為低阻抗,經(jīng)ESD脈沖電流通過,IC接地的阻抗容易產(chǎn)生（地電位）跳動(GroundBounce),這種地的電位彈跳會使IC重置或鎖定,IC如被鎖定時(shí)非常容易被供應(yīng)的電源摧毀.要防護(hù)這種地電位跳動。方法：電源并聯(lián)一顆靜電抑制器,串聯(lián)一顆電阻或并聯(lián)電容在這些電路上就可以限制流經(jīng)IC的ESD電流.Layout擴(kuò)大地層的完整性,地的屏蔽性,地層的吸收性ESD電路設(shè)計(jì)

ESD防護(hù)和實(shí)例第16頁/共43頁172.ESD電流流經(jīng)地回路造成復(fù)位,重啟損壞:ESD電623.電磁場間接耦合:

例:如垂直板與水平板之放電,使電路造成重置,對于高阻抗組件曾經(jīng)有損壞之報(bào)告,

這種失效模式與PCB環(huán)路面積,機(jī)構(gòu)屏蔽好壞而定..

要防護(hù)這種電磁場間接耦合。方法：可以從機(jī)體的結(jié)構(gòu)屏蔽和PCB設(shè)計(jì)布線著手.Layout擴(kuò)大地層的完整性,地的屏蔽性,地層的吸收性.ESD電路設(shè)計(jì)

ESD防護(hù)和實(shí)例第17頁/共43頁18ESD電路設(shè)計(jì)ESD防護(hù)和63原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第18頁/共43頁19原理圖ESD設(shè)計(jì)ESD防護(hù)64原理圖ESD設(shè)計(jì)PCB上用箝制電路或突波吸收ESD靜電抑制器抑制瞬間高壓

ESD防護(hù)和實(shí)例第19頁/共43頁20原理圖ESD設(shè)計(jì)PCB上用箝制電路或突波吸收ESD靜電抑65PCB布局架構(gòu)對突波I/O端抑制電路原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第20頁/共43頁21PCB布局架構(gòu)對突波I/O端抑制電路原理圖ESD設(shè)計(jì)66原理圖ESD設(shè)計(jì)以低通ESD濾波及突波ESD吸收器方式疏導(dǎo)ESD能量

ESD防護(hù)和實(shí)例第21頁/共43頁22原理圖ESD設(shè)計(jì)以低通ESD濾波及突波ESD吸收器方式疏67原理圖ESD設(shè)計(jì)I/O控制信號加ESD靜電抑制器保護(hù)

ESD防護(hù)和實(shí)例第22頁/共43頁23原理圖ESD設(shè)計(jì)I/O控制信號加ESD靜電抑制器保護(hù)68（RESET）復(fù)位電路設(shè)計(jì)原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第23頁/共43頁24（RESET）復(fù)位電路設(shè)計(jì)原理圖ESD設(shè)計(jì)69原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第24頁/共43頁25原理圖ESD設(shè)計(jì)ESD防護(hù)70原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第25頁/共43頁26原理圖ESD設(shè)計(jì)ESD防護(hù)71原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第26頁/共43頁27原理圖ESD設(shè)計(jì)ESD防護(hù)72原理圖ESD設(shè)計(jì)

ESD防護(hù)和實(shí)例第27頁/共43頁28原理圖ESD設(shè)計(jì)ESD防護(hù)73原理圖ESD設(shè)計(jì)PCB上用IR（遙控）電路或突波吸收ESD靜電抑制器抑制瞬間高壓

ESD防護(hù)和實(shí)例第28頁/共43頁29原理圖ESD設(shè)計(jì)PCB上用IR（遙控）電路或突波吸收ES741層4層1。加大地的泄放面積保持地的完整：1.平整地：鋪銅均勻，保持地的電阻值不變，互相之間水平狀態(tài)（地平面平穩(wěn)）2。環(huán)繞地?cái)?shù)據(jù)線用地包圍3。地孔越多越好，并使每層地緊密連合一起

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第29頁/共43頁301層4層1。加大地的泄放面積保持地的完整：1.平整地：鋪751。加大地的泄放面積保持地的完整：1.平整地：鋪銅均勻，保持地的電阻值不變，互相之間水平狀態(tài)（地平面平穩(wěn)）2。環(huán)繞地?cái)?shù)據(jù)線用地包圍3。地孔越多越好，并使每層地緊密連合一起地層

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第30頁/共43頁311。加大地的泄放面積保持地的完整：1.平整地：鋪銅均勻，76環(huán)繞地地孔越多越好，并使每層地緊密連合一起

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第31頁/共43頁32環(huán)繞地地孔越多越好，并使每層地緊密連合一起77PCB

Layout防護(hù)設(shè)計(jì)接地不僅涉及產(chǎn)品或系統(tǒng)的電氣安全，而且關(guān)聯(lián)著電磁兼容和其測量技術(shù)。良好的接地可以保護(hù)設(shè)備或系統(tǒng)的正常操作以及人身安全，可以消除各種電磁干擾和雷擊，ESD等。所以接地設(shè)計(jì)是非常重要的，但也是難度較大的課題。

地線的種類很多，有邏輯地、信號地、屏蔽地、保護(hù)地、數(shù)字信號地、模擬信號地、接機(jī)殼體的地、地線的布置、還要注意接地線在各種不同頻率下的阻抗等，接地的方式也可分單點(diǎn)接地、多點(diǎn)接地、混合接地和懸浮地等。理想的接地面應(yīng)為零電位，各接地點(diǎn)之間無電位差。但實(shí)際上，任何“地”或接地線都有電阻。

當(dāng)有電流通過時(shí)，就會產(chǎn)生壓降，使地線上的電位不為零，兩個(gè)接地點(diǎn)之間就會存在地電壓。當(dāng)電路多點(diǎn)接地，并有高速信號層(信號線)通過時(shí)，就將構(gòu)成地環(huán)路干擾電壓。因此，接地技術(shù)十分講究，如信號接地與電源接地要分開，復(fù)雜電路采用多點(diǎn)接地和公共地等。

ESD防護(hù)和實(shí)例第32頁/共43頁33PCBLayout防護(hù)設(shè)計(jì)接地不僅涉及產(chǎn)品或系統(tǒng)的電氣781.低功率PCB布線要點(diǎn):提起PCB布線，許多工程技術(shù)人員都知道一個(gè)傳統(tǒng)的經(jīng)驗(yàn)：正面橫向走線、反面縱向走線，橫平豎直，既美觀又短捷；還有個(gè)傳統(tǒng)經(jīng)驗(yàn)是：只要空間允許，走線越粗越好?？梢悦鞔_地說，這些經(jīng)驗(yàn)在注重ESD的今天已淘汰。要使單片機(jī)系統(tǒng)有良好的ESD性能，PCB設(shè)計(jì)十分關(guān)鍵。一個(gè)具有良好,ESD性能的PCB，必須按高頻電路來設(shè)計(jì)??這是反傳統(tǒng)的。單片機(jī)系統(tǒng)按高頻電路來設(shè)計(jì)PCB的理由在于：盡管單片機(jī)系統(tǒng)大部分電路的工作頻率并不高，但是EMI的頻率是高的，ESD測試的模擬干擾頻率也是高的[8KV]。要有效抑制EMI，順利通過ESD測試，PCB的設(shè)計(jì)必須考慮高頻電路的特點(diǎn)。單片機(jī)系統(tǒng)

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第33頁/共43頁341.低功率PCB布線要點(diǎn):提起PCB布線，許多工程技術(shù)人79（1）要有良好的地線層。良好的地線層處處等電位，不會產(chǎn)生共模電阻偶合，也不會經(jīng)地線形成環(huán)流產(chǎn)生天線效應(yīng)；良好的地線層能使靜電放電以最短的路徑進(jìn)入地線而消失。建立良好的地線層最好的方法是采用多層板，一層專門用作線地層；如果只能用雙面板，應(yīng)當(dāng)盡量從正面走線，反面用作地線層，不得已才從反面過線。（2）保持足夠的距離。對于可能出現(xiàn)ESD耦合或幅射的兩根線或兩組或要保持足夠的距離，如濾波器的輸入與輸出、光偶的輸入與輸出、交流電源線與弱信號線等。（3）長線加低通濾波器。走線盡量短捷，不得已走的長線應(yīng)當(dāng)在合理的位置插入C、ESD靜電抑制器，RC或LC低通濾波器。（4）除了地線，能用細(xì)線的不要用粗線。因?yàn)镻CB上的每一根走線既是有用信號的載體，又是接收幅射干擾的干線，走線越長、越粗，天線效應(yīng)越強(qiáng)。長線加低通濾波器。2.高頻電路設(shè)計(jì)的要點(diǎn)：要有良好的地線層。保持足夠的距離。

ESD防護(hù)和實(shí)例PCB

Layout防護(hù)設(shè)計(jì)第34頁/共43頁35（1）要有良好的地線層。良好的地線層處處等電位，不會產(chǎn)生80PowerESDLayout技術(shù)