數(shù)字集成電路設(shè)計實(shí)驗(yàn)報告

哈爾濱理工大學(xué)數(shù)字集成電路設(shè)計實(shí)驗(yàn)報告學(xué)院：應(yīng)用科學(xué)學(xué)院專業(yè)班級：電科12-1班學(xué)號：32姓名： 周龍指導(dǎo)教師： 劉倩2015年5月20日實(shí)驗(yàn)一、反相器版圖設(shè)計1.實(shí)驗(yàn)?zāi)康?、熟悉mos晶體管版圖結(jié)構(gòu)及繪制步驟；)、熟悉反相器版圖結(jié)構(gòu)及版圖仿真；.實(shí)驗(yàn)內(nèi)容1)繪制PMOS?局圖；2)繪制NMOS?局圖；3)繪制反相器布局圖并仿真；.實(shí)驗(yàn)步驟1、繪制PMO新局圖:(1)繪制NWell圖層；(2)繪制Active圖層；(3)繪制PSelect圖層；(4)繪制Poly圖層；(5)繪制ActiveContact圖層；(6)繪制Metal1圖層；(7)設(shè)計規(guī)則檢查；(8)檢查錯誤；(9)修改錯誤；(10)截面觀察；2、繪制NMOS?局圖:(1)新增NMOS1件；(2)編輯NMOS1件；(3)設(shè)計導(dǎo)覽；3、繪制反相器布局圖：(1)取代設(shè)定；(2)編輯組件；(3)坐標(biāo)設(shè)定；(4)復(fù)制組件；(5)引用nmos組件；(6)引用pmos組件；(7)設(shè)計規(guī)則檢查；(8)新增PMOS8板節(jié)點(diǎn)組件；(9)編輯PMOSS板節(jié)點(diǎn)組件；(10)新增NMOSS板接觸點(diǎn)；(11)編輯NMOSS板節(jié)點(diǎn)組件；(12)引用Basecontactp組件；(13)引用Basecontactn組件；(14)連接閘極Poly;(15)連接汲極；(16)繪制電源線；(17)標(biāo)出Vdd與GND5■點(diǎn)；(18)連接電源與接觸點(diǎn)；(19)加入輸入端口；(20)加入輸出端口；(21)更改組件名稱；(22)將布局圖轉(zhuǎn)化成T-Spice文件；(23)T-Spice模擬；.實(shí)驗(yàn)結(jié)果nmos版圖也”1)■熙 iiBnfpmos版圖反相器的版圖反相器的版圖反相器的spice文件Ifirin?c.Dolyl-Polyi ft>p ￡p蝴NWEHJLIZAlIiiJESr 1 ? i”lbt5*5|T 2 - O￥T i(5^.5r15.51? 5 - *dd (2Sr9?.5|t 4 -詡》楣露T|.二業(yè)bXtaaoiEE%lZipIcel□，,imdlelj,mlL_1.1b?edS*EUQIJT±TddVcLdPZCfli-zu￥-3iiELJeLl.D?AnidiTifi沅弋或eBirlk[51j-?.S占::二，七二H-OTTiLEDCgNJ!C￡L2UW-5UTB2DPJLIUGATESOiZHCZBULK[51E51IO)tFMU1必詡U占_口LFL口師PVL5EI0.D5.U□10HWn10011工口口川-ztr^xj/opiii 口hirfrlwd-tilC-jflu匚trailif|Jk|vi；dljT|TDcal可皿色34十To^.a.1ELatrw?r注:￡善Tisc-alth,為ofShnxtad.ELanBwn.tiaiditveLttCi-xiSizhafePICCf1Ja:bE黑匕gRdGTlttJiSiMJTlfpi?idSI電口口皿■刑。反相器的仿真曲線

5.實(shí)驗(yàn)結(jié)論通過對仿真曲線的分析，當(dāng)輸入為高電平時，輸出為低電平；當(dāng)輸入為低電平時，輸出為高電平。所以通過版圖仿真曲線的分析，我們所繪制的版圖具有反相器的功能。實(shí)驗(yàn)二、反相器的電路設(shè)計實(shí)驗(yàn)?zāi)康模?、熟悉靜態(tài)互補(bǔ)反相器電路；2、掌握反相器靜態(tài)及瞬態(tài)測試方法；3、了解晶體管尺寸大小對反相器性能的影響 。實(shí)驗(yàn)內(nèi)容：1、繪制反相器電路圖；2、反相器瞬時分析；3、反相器直流分析；4、觀察晶體管寬長比對VTC曲線的影響；5、觀察電源電壓比對VTC曲線的影響。實(shí)驗(yàn)步驟：1、繪制反相器電路圖：(1)編輯模塊； (2)從組件庫引用模塊； (3)編輯反相器； (4)加入聯(lián)機(jī)；(5)加入輸入端口與輸出端口； (6)建立反相器符號； (7)加入輸入端口與輸出端口；(8)更改模塊名稱；(9)輸出成SPICE文件；、反相器瞬時分析：復(fù)制inv模塊；( 2)打開 inv模塊；(3)加入工作電源； (4)加入輸入信號；(5)更改模塊名稱；(6)輸出成SPICE文件(7)加載包含文件；分析設(shè)定(9)輸出設(shè)定； (10)進(jìn)行模擬； (11)觀看結(jié)果； (12)分析結(jié)果；時間分析； (14)進(jìn)行模擬； (15)觀看時間分析結(jié)果；(16)測試上升時間(tr)、從輸入到輸出的延遲(tpHL,tpLH),并手工計算反相器的門延遲 tp。(17)選中反相器當(dāng)中的nmos或者pmos晶體管，選擇Edit---EditObject命令，按(18)中的要求修改Properties中晶體管的寬度W保存后重新進(jìn)行反相器的瞬態(tài)分析，并測量輸出的下降延遲( tf)、上升時間( tr)、從輸入到輸出的延遲(tpHL,tpLH),并計算反相器的門延遲 tp。觀察晶體管大小改變后對延遲的影響。另：晶體管的寬度W也可以在文件中直接改變M1或者M(jìn)2描述語句中W后的數(shù)值。(18)晶體管寬度W多改要求：示例中nmos晶體管M1和pmos晶體管M2大小相同，長L=2,寬W=22修改時要求(I)修改pmos晶體管M2的寬度，nmos

晶體管M1大小保持不變，使得M1<M2（II）修改nmos晶體管M1的寬度,pmos晶體管M2大小保持不變，使得M1>M2、反相器直流分析：⑴復(fù)制inv模塊；（2）打開inv模塊；（3）加入工作電源；（4）加入輸入信號（5）更改模塊名稱；（6）編輯Sourcevdc對象；⑺輸出成SPICE文件；（8）加載包含文件；（9）分析設(shè)定；（10）輸出設(shè)定；（11）進(jìn)行模擬；（12）觀看結(jié)果；、觀察晶體管寬長比對VTC曲線的影響：選中反相器當(dāng)中的nmos或者pmos晶體管，選才EEdit---Edit Object命令，按要求修改Properties中晶體管的寬度W保存后重新進(jìn)行反相器的掃描分析，觀察晶體管大小改變后對VTC曲線的影響。另：晶體管的寬度W也可以在文件中直接改變M1或者M(jìn)2描述語句中W后的數(shù)值。晶體管寬度W多改要求：示例中nmos晶體管M1和pmos晶體管M2大小相同，長L=2,寬W=22修改時要求（I）修改pmos晶體管M2的寬度，nmos晶體管M1大小保持不變，使得M1<M2（II）修改nmos晶體管M1的寬度，pmos晶體管M2大小保持不變，使得M1>M2、觀察電源電壓比對VTC曲線的影響：修改電源電壓vvdd的電壓值，查看電源電壓改變對VTC曲線的影響4.實(shí)驗(yàn)結(jié)果反相器的電路圖反相器的電路圖加入輸入電壓信號及反相器的spicce文件■ wturtTtittenttrixr■U?■ir1016s1*11*1*】.ijklud￡""D!，7&7iz.eE-,iTEplcelO\nade15!.?12125"-r-M/np-In耳D0nlmethDd-bdrlAw?faflp A-fi『FriaAHdli.—F：1QK?pcivbeiiX?n?ve：H*D;\?hvrilLUiffbJiyiKaXivhLT，*ilnr_t-E?H.rint-1時11**-51\/btad-hlKHi?hljpuax?m￡.?dfe.pcrotattciiHrodiflJi"invtran*Jtaijicg-c^iiJiliLiavLeimQOTCNGad量旭NBX5LHZUV-Zgiu2-d卿PB-ZO-4Gp79"精?IL-OUTCNVddVctaiP?與Lb2uH?H5?E5pFD*Z4u13?&gpiPS￡*sBHA4MBiO1Mnr仃必piij.se-[D,aS.OD?？诳贗Dbl?nZOOTLIEMOfMLfieiCCUiXillWJtlMi.>riruvlOTT^￥iIBTi反相器的仿真曲線分析：通過上圖的仿真曲線，我們可以看到，當(dāng)輸入為高電平時，其輸出為低電平，當(dāng)輸入為低電平的時候，具輸出為高電平，顯然滿足我們所要求的反相器功能。反相器的瞬時分析spice文件中加入時間分析語句以及其仿真曲線「【皿Ln-^DOf.VrFtkmpiefalK皎.1匚金呼.uPv-h.J[±tCliEDU"^."jEudIil￡^llf3￡i，l im_LCM.15：apnbwAfu^^：Mmi *i?！門口《曰”3摯jLL'gJ，*FSi.uaUl'ULilifiV一tL?DBlcn.IxuMsW-fL--uMXAW1>FE*時峋IH-：4uHiCT?isTilV■工困IWL-lu睜iiuJLJT印超-m廝鉆p的Hu嘀他MM用厘3PJLMIC.P=-QQIWp.JIM3阿川:tlEEqtELIeJTUULt；UTT_lCinIFU!—曲IdMTIVlXHlresiHhtmEiJjtirwtrigvlOffT^c.T，twrffrlCCTlkS1iIL-3;x￡:反ttta.lEitlattt咐『I皿文i也叩二tl±k；tft￡5t|：^|Til^lAzi?*；用工?療?九整FPU特岬vTHnL-3$f.Ll7xq，QIT，eV**uk?；|ze*i!JZEimt=E1znjtJInl"2.5insrl7OITjET.EiiLL'；out文件分析

分析：下降時間falltime為；上升時間risetime為；TPHL=;TPLH=;TP=(TPHL+TPLH尸修改pmos晶體管M2(w=45u),nmos晶體管M1大小保持不變，使得M1<M21)spice文件和out文件分析喟UMQh2-d;同耳5ml口hpiDbLsa匚白?urhjrwnyrlHfpctEjeCLJfrsise-"1al^id*lii?S￡i21jiv口ar_g匚，*plSBerthf >.JfcidJwMhWB'mhLNftT-Xi.srtF-■ijsdjecripiKiJuljF^Jiitfu?1teln21ICUJL2皿_口&￡町MT/他padJJMWa1噴兔MTMMKM?城一即打，3；OTffT?TCIP工期IV,TT兔JLD-5fiM?，UUf，PSV怕<iVdd5rD打修QNHlHidDS.D91弊10心,2ttb|''Eeri璉?ll工匚二：t-bl.TljZini7ZH|ivmiciteu-IaJILlbiiii|iv|ffIT|mMJAulM厘口1力wlI4.Si?lJ"3!*---[￡1；HHEMRA：mffTimiE嗔.5ELW￡寓中才[聽1iflj-triF^K-i分析：下降時間falltime為；上升時間risetime為;F—tEtu肛tJLd:ejgv|[Uyn?=2.Efa.^j=2tai;uj&L=i.￡iia=j：：￡-W￡tC1U町*：ESQT|￡U”-24HdttQTUI力鵬用,『分析：下降時間falltime為；上升時間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH)=pmos晶體管M2大小保持不變，使得M1>M2修改nmospmos晶體管M2大小保持不變，使得M1>M21)pice文件和out文件分析.[rtaj-.yo|in.皿口上MLhix5=ndd1JtwHruraftingn*h曲jctE.>jgtiou;j]￡^±eii "￡lLi'^hadlaiialiLfftA!Jbs *mtfai.dat"*prr4-*+rthfa]**T|_ihiirtinnph]pn\vTl^ltiZ'ekE.--rth*i”必”叩34%.3”刖.IbidftClEEniCtW】OTTr G:riftri 疝g L-ZvATMM7Gp FD-3如 心刖[FS-?4w過dtrr工 施mvm ??￡? lp虱中髭uidm珈 fi<iu型y-E『必曲d5』.工T3iQUpj]se>□.(]S.OQ!DnIDnIDQb2flQb|EndclJ3I1±G-ilcut;]llV^_t-iKlM』UAA*(CIFT|V(U3|frtsietrimfwllfiune beigri-CATlv?]"K5Eall-2 harm TfOfffln]T?5￡，UYU:_ul;匕EME.1K：1U tE.J7CBT|vnj."d.S :皿」irCCTl皆-17泮ru十二euuhtew匕刑HMR MD9I?iMi5ALM U『9 ng#ii?B3：M3imr=trisUHLzei-j vi：3J|tb!"：,Srut-2 :nrq=i工b| 7.-1L-2.Sta.i-2hZtn—lLiaiInpM.tl,]iLiwrtrcE.?p OQI^urxiwicriin.?itfrc9esiSunJ4>JHLM*FKN00301國Di1m 4 Adr 2 皿修前4， ￡Tol 41 甘.”工1? Q DnJkTEJlid D■eguctrt皿reiuU35&HfftltT?-- Ta3795E-005euarjek-= t.Jdti-QD-WQEFL?? l.B69{E-9D9SEL- 明OEQ叼endv三川廣卬 0.iDD ^accIida-I'CEf-EELCliit 0.DU MC6JM3寸rmdEGfLn^Jr9iiv 0>Ql xg：p^TDfJ 0.fi.LKE的分析：下降時間falltime為;上升時間risetime為;TPHL=; TPLH=;TP=(TPHL+TPLH尸總結(jié)：通過對比上面對nmos和pmos的寬度修改的對比，我們顯然發(fā)現(xiàn)其門延遲TP明顯的減小，即增大其某一晶體的寬度，能夠減小電路的門延遲反相器的直流分析反相器的電路圖和spice文件心算EG吃U第■qHHncHliM7.41

*VtLnfi*WMMllSihili31iSSF?■".<z-ra^rciudq"i-MFrfipcifte■*pr-±?tfcSxL4"*!：1：illAiHExiSixyK".出t'.EC.aS--?^l?vK"hL士t^rrc?uti,Llipi?-,Wjc4ej'lfcuE^；*力：Lia鋪fin4I.!SB.『BalxuJ匚EhJjjy，■門飆1m聞ftLdNB-iEW。熟止恤力"N*指"i*pP^.!：HZZCTTIIITad?EHL-：iB-2Zu&?l(力小工k15?￡峰注”工49HLV：pUWFl.EI工與VIQlK*UQfe￡CO?>tlbIS3U>1>Oo制WHMIITEhd.xChklic^cnst:mr_'K：■jKlKTlOffTl

仿真曲線:￥己￥己833.^.修改nmos晶體管M1(W=100U,pmos晶體管M2大小保持不變，使得M1>M2修改pmos晶體管M2(w=100u),nmos晶體管M1大小保持不變，使得M1<M2分析：通過對比上面三個VTC曲線，我們發(fā)現(xiàn)通過改變mos晶體管的寬度，可以改變VTC曲線的形狀，我們發(fā)現(xiàn)增大Nmos的寬度，VTC曲線的線性區(qū)域左移，增大pmos的寬度，VTC曲線的線性區(qū)域右移。所以可以通過設(shè)計mos晶體管的尺寸可以得到我們所要的VTC曲線，進(jìn)而設(shè)計我們的電路。觀察電源電壓比對VTC曲線的影響：1)修改電源電壓vvdd=1v時：

2）修改電源電壓vvdd=10v分析：通過對比電源電壓的改變對VTC曲線的影響，我們發(fā)現(xiàn)，當(dāng)電源電壓vvdd較小時，其線性區(qū)域左移，相反，當(dāng)電源電壓vvdd較大時，其線性區(qū)域右移。所以，我們可以通過改變和設(shè)計電源電壓同樣可以得到我們所需要的 VTC曲線，進(jìn)而設(shè)計我們所需要的電路。5.實(shí)驗(yàn)結(jié)論通過本次實(shí)驗(yàn)，我們可以分別對反相器做瞬時分析和直流分析，并繪制電路的VTC曲線，通過改變某一mos晶體管的寬度，我們發(fā)現(xiàn)其線性區(qū)域會發(fā)生變化,而且改變電源電壓的大小，同樣可以影響VTC曲線的形狀。實(shí)驗(yàn)三、靜態(tài)組合電路設(shè)計.實(shí)驗(yàn)?zāi)康模?、熟悉靜態(tài)互補(bǔ)組合電路設(shè)計方法；2、掌握靜態(tài)組合電路測試方法；3、了解不同實(shí)現(xiàn)方式對靜態(tài)組合電路性能的影響.實(shí)驗(yàn)內(nèi)容：1、自行選擇一個靜態(tài)邏輯表達(dá)式，例如 FAB；2、繪制靜態(tài)互補(bǔ)方式邏輯電路圖；3、采用有比邏輯實(shí)現(xiàn)邏輯電路；4、對靜態(tài)邏輯電路分別進(jìn)行瞬時分析；5、觀察不同實(shí)現(xiàn)方式對電路性能的影響；6、觀察電源電壓對電路性能的影響 。.實(shí)驗(yàn)步驟1、繪制與非門電路圖2、與非門瞬時分析(1)加入測試上升時間(tr)、從輸入到輸出的延遲(tpHL,tpLH),并手工計算與非門的門延遲tp0(2)在文件中直接改變晶體管描述語句中W后的數(shù)值，修改晶體管的寬度W保存后重新進(jìn)行與非門的瞬態(tài)分析，并測量輸出的下降延遲(tf)、上升時問(tr)、從輸入到輸出的延遲(tpHL,tpLH),并計算與非門的門延遲tp。觀察晶體管大小改變后對延遲的影響。3、采用有比邏輯實(shí)現(xiàn)相同功能電路，并對其進(jìn)行瞬態(tài)分析。4、分析不同實(shí)現(xiàn)方式對電路性能的影響。5、修改電源電壓vvdd的電壓值，查看電源電壓改變對VTC曲線的影響。.實(shí)驗(yàn)結(jié)果與非門電路圖

SpiceSpice文件:Jn.wrW，BHCIH￡ClUt町上二L”W&-I11C1^2"i.05fVsiLteb品切h.201S妣15l!.35：4fi*%叫￡；口i部qfei叼;iwnw45.jriie-二PLjkillt-OliE-如山工id』業(yè)二LLKWtdWUHHXlltLLj.hL*匪由"曲；乂”寸？，1131加上工行1114「序》MexELJ叁聲■?prrt*-THp?~?tiCc^nnil"sKsmcicrnit:nasdH]FA51MNRCS吐卻UK呼P：同精AS=6I?PS=^U班IIBMW而上Liu?啕&心即FMTu功必pP3Eu,MFBTdHWFR05L<D『召/AD-匕即FLfHUi3-?6pfi-EiU34.FiTEHTill西龍匕=EU1=22kADY廊PI--Z^U13=fDp脂二空uidUdd白id5.0"11^M13!W用霜Q0/H](nKXMfflOrj*BI汕p&期UQ露口口mIE：Kti鋼linn-.-D--"r,Cjiz\te3ne-T|T^ficE!!J[i\BiTdELs\BL2125.idtUXaJSitI優(yōu)口腌:皿魯上心pCiJfrt|￡UV|B)W|J)3EB0erfTfl^nElrent?!WI與非門的仿真曲線:Imlm修事叫rwwiPImlm修事叫rwwiP功能分析：通過仿真曲線的分析，當(dāng)輸入A、B同時為高電平時，輸出F為低電平；當(dāng)輸入A為低電平時，B為高電平時，輸出F為高電平；當(dāng)輸入A為高電平時，輸入B為低電平時，具輸出F為高電平。所以通過上面的功能分析，我們可以發(fā)現(xiàn)我們所設(shè)計的電路實(shí)現(xiàn)了與非門的功能。與非門的瞬時分析）在spice文件中加入時間分析語句及out文件的分析.jrzsirfl:?tXfLglwFl'il^ld由■式“1力―1*4,川4,pEW?4*flLe*1li'llEAt.HEMJ，F(xiàn)?|jSh]TKI'iEiCLLrfi1'+l&jjeIeeL:emiJ13F4Fl1H&篁p||心**)■FPI構(gòu)曲W,*3則仁工EW此n■二 UEz W二t A□注 HM-ka 15叱“ KT3?jr?rngwdr Mth 膽一i a?w ** 三。1Hri???。?>T. ?-7：i D-G￡| =!>：AJ V>￡(1 ?f**』t3!HSmi$由EI制川―MTr?8IX414：Rk力?沁ElsaTU3.C：libLQi.EKv.Eg>修TOMMIFg刪TCM/tfU-CftiKUdTKtEaiFLM.HVi*|VUl|HfF.IShILe=bia:iffvT|-wiJM.5±kLL"Ztuir[rvil4.9￡■"”EEtrad-tfitCl|r|ljgEJ3R^3I4IJ1IF有二工：fl二二由但11u勺riiHiMM母曾由wsjq.Erifi-itugv\f弱Lt5門睛"]一看d：iiimmtidii-tiAi￥?14>￡『UIML??|TillmH門門”]*IMitMil4U4UC?wri

分析：下降時間falltime為；上升時間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸修改nmos的寬度W=45Uout結(jié)果文件分析分析：下降時間falltime為；上升時間risetime 為;TPHL=;TPLH=;TP=(TPHL+TPLH尸修改pmos的寬度W=45U勺結(jié)果文件分析分析：下降時間falltime為；上升時間risetime 為；TPHL=;TPLH=;TP=(TPHL+TPLH尸總結(jié)：通過對比上面對nmos和pmos的寬度修改的對比，我們顯然發(fā)現(xiàn)其門延遲TP明顯的減小，即增大其某一晶體的寬度，能夠減小電路的門延遲。有比邏輯功能電路的實(shí)現(xiàn)及瞬時分析有比邏輯電路圖

有比邏輯的仿真曲線hfhhilfM4^TPflHriiWi15FP(i1'.OiiT si~為由有比邏輯的仿真曲線hfhhilfM4^TPflHriiWi15FP(i1'.OiiT si~為由Out結(jié)果文件分析：下降時間falltime為；上升時間risetime為；TPHL=;TPLH=;TP=(TPHL+TPLH尸采用不同實(shí)現(xiàn)方式對電路性能的影響：1)電壓采用靜態(tài)互補(bǔ)電路的實(shí)現(xiàn)方式，其對電路的性能具有以下特性:擺幅等于電源電壓；2）邏輯電平與器件的相對尺寸無關(guān)；3）輸入阻抗高，輸出阻抗低，且沒有靜態(tài)功耗；4）1)電壓采用有比邏輯實(shí)現(xiàn)方式，它是以功耗為代價，提高了速度，相比靜態(tài)互補(bǔ)實(shí)現(xiàn)方式，其具有不對稱響應(yīng)和靜態(tài)功耗。修改電源電壓vvdd的電壓值，查看電源電壓改變對VTC曲線的影響修改電源電壓vvdd=1v修改電源電壓vvdd=10分析：通過對比上圖，我們發(fā)現(xiàn)，雖然改變了電源電壓的vvdd的電壓，但是仍具有與非門的邏輯功能，但是我們發(fā)現(xiàn)曲線的頂端會失真。而且其延遲也有所增加。5.實(shí)驗(yàn)結(jié)論通過本次實(shí)驗(yàn)，我們繪制與非門的邏輯門電路，同時對其進(jìn)行瞬時分析和時間分析。我們改變某一mos晶體管的寬度，來對比其上升時間，下降時間，以及門延遲的時間改變，我們發(fā)現(xiàn)增大mos管的寬度，會減小其門延遲的時間。而且我們改變電源電壓的大小，來觀察對VTC曲線的影響。實(shí)驗(yàn)四、動態(tài)組合電路.實(shí)驗(yàn)?zāi)康模?、熟悉動態(tài)互補(bǔ)組合電路設(shè)計方法；2、掌握動態(tài)組合電路測試方法；3、了解不同實(shí)現(xiàn)方式對動態(tài)組合電路性能的影響.實(shí)驗(yàn)內(nèi)容：5、自行選擇一個動態(tài)邏輯表達(dá)式，例如FAB;6、繪制動態(tài)方式邏輯電路圖，并進(jìn)行瞬時分析；7、將動態(tài)電路直接級聯(lián)，進(jìn)行瞬時分析；8、在兩級動態(tài)動態(tài)邏輯之間插入反相器，進(jìn)行瞬時分析；9、觀察靜動態(tài)不同實(shí)現(xiàn)方式對電路性能的影響；3.實(shí)驗(yàn)步驟：1繪制與非門電路圖2.與非門瞬時分析：）加入測試上升時間（tr）、從輸入到輸出的延遲（tpHL,tpLH）,并手工計算與非門的門延遲tp0）在文件中直接改變晶體管描述語句中W后的數(shù)值，修改晶體管的寬度W保存后重新進(jìn)行與非門的瞬態(tài)分析，并測量輸出的下降延遲（tf）、上升時問（tr）、從輸入到輸出的延遲（tpHL,tpLH）,并計算與非門的門延遲tp。觀察晶體管大小改變后對延遲的影響。、分析F為高電平時，有的時間并沒有達(dá)到5v電壓的原因，應(yīng)如何對電路進(jìn)行改進(jìn)。、將動態(tài)電路直接級聯(lián)，并對其進(jìn)行瞬態(tài)分析，分析仿真結(jié)果。在兩級動態(tài)電路之間加入反相器，進(jìn)行瞬態(tài)分析，分析仿真結(jié)果。、分析靜態(tài)以及動態(tài)不同實(shí)現(xiàn)方式對電路性能的影響。4.實(shí)驗(yàn)結(jié)果繪制與非門的電路圖spice文件■IeLb&ironitithLrth4ITLMLBCLK口9>3cdKICdL?2uV-3ZuJhD-fi￡pFD-24uAS-CCpT\S-24d.HXFAhH鼻MlM曉白L-tUV?〈E —通0蚱P3-3JuH3IfB：BOilGadEHCfb-Zxi?-22■>□-ddpFt-24qLff?fldpRAN，0IHFe國w網(wǎng)Pffi：6L-iBV-J；u57邱PEHJU-44fPMiubEbjIufMl*tglrouitiehlj4ntV?如麗E,0v4Jh>31D;uLn|Q.aS.DD31sl=nCIlDn-DOalgBF目puJMda.n>.QI口n3QNIDbtEIM4mlllv4CLKgoalfH—^ll,fflS.D3On3n.EHa.SDxi1OJ|j"小力歲ifi初工巾E?iE.^rinccc-iUiviCLE^v(l)t|BitiF).r^^F'-iel￡U f411tL?4litigi￥jr>Wl-I,5 ￥“l(fā)*iJ*fl.IStll*1.raiai'XFHixxu. eixbe.lhtxigiif|TJu-Bl^a_5rua"1c.arq; v[T]nl■電,3fish"1.niri-.i■'t±u tIhLttitw|iuieJ1?青1ef1 ?.■上中m，士-且ehLk?i.r>■>'^-thkxle. tpE.ncrig*v|L]itkI"?t3<■.!!" B-airg y(F)v*]1"2-.5clbh"1仿真曲線:Out文件結(jié)果分析:對輸入A:分析：下降時間falltime為；上升時間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸對輸入B：

SiaulmIi*nSisiluk[yqtfil Qilpvt介|,,肛母即i,mwjlhr；fi￥*esSitaiIbtimx噂即f3nA-<1小立M口科】cntTotil日Actirt4InSepcndHiL宜108工事5式內(nèi)IDCazLltri31L?iTotelncidre'"目jlTiieL工工E4liltdU￡￡rguLViaiicirc1s 2口eons-□口grisetire. l.e331e=009tF'R匚-3.9995e-DOBrPLEE- -l.O939e-DO7ParsiLiCF0.00^etupa.ooBSCGindHPC rq二?*0.OQmum3mTrans1entAnalT'sisJ.DLaemortisTatsLa.oiaeirciiidzi分析：下降時間falltime 為；上升時間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸改變晶體管的W度，將其由22u改為60u,得到結(jié)果：對輸入A:上升時間risetime為;分析：下降時間falltime上升時間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸對輸入B:Tleasuueineintresultsuironary

ialltime- 2,35SSe-009risetime= 1.6159e-009cPHL= 3.59O4e-O06tPLH=-1.095Ze-a07

分析：下降時間falltime為；上升時間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸總結(jié)：通過對比分析前面二者的數(shù)據(jù)，我們發(fā)現(xiàn)同時對于A輸入，增大mos晶體管的寬度，其延遲時間增大，對于輸入B,我們發(fā)現(xiàn)其延遲為負(fù)值，所以這一組數(shù)據(jù)我們作為錯誤數(shù)據(jù)。當(dāng)然對于第一種的數(shù)據(jù)結(jié)果，我們還是表示懷疑?？傊谡麄€電路的瞬時分析及時間分析，我們對于基本的知識還是有所掌握和來了解，達(dá)到了實(shí)驗(yàn)?zāi)康暮蛯?shí)驗(yàn)要求。分析F為高電平時，有的時間并沒有達(dá)到5v電壓的原因，應(yīng)如何對電路進(jìn)行改這主要由于動態(tài)組合電路存在靜態(tài)功耗：對于常規(guī) CMOSI路，在穩(wěn)態(tài)時不存在直流導(dǎo)通電流，理想情況下靜態(tài)功耗為零，但是由于亞閾值漏電流的存在，使得電路的靜態(tài)功耗并不為零。改進(jìn)方法：在電路中加入一個維持管。直接級聯(lián)：電路圖：Spice文件和仿真曲線:Out文件結(jié)果分析:Spice文件和仿真曲線:Out文件結(jié)果分析:OutOut文件結(jié)果分析I■■riI,113泰1"就IjL#二fl1小I■■riI,113泰1"就IjL#二fl1小L-ird11工嚇：ar:iTifHr--l.l[L!Tk-TErA?nil,aaq;:，*rrzhx射陽fi力HEjdenpLwlid□ ■IOO3□□□□ahi.3DC5E*3 13 krtLV* d Ekdapudiii.1 5TwiJ 1*5 Inix*a fl Cwfeii.t?LI?4 0riMEiw七『HL"T-Ptw■x?*uLt.j'^aviKry>招才jqg=?x-a-ga.asi&TE-off?xfEi7JB-OOr?P?ffIno*牙此 i&ln^Tr■sademLnaivaLSas□Q9.00*en*S*COHj<13MCC-flfBMCpriXlB分析：下降時間falltime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸在兩級級聯(lián)中加入反相器：電路圖：上升時間risetime為;Spice文件和仿真曲線:f?gratae-np\._rir ■■m**t:'ivludlwirtijfudhLfiHhtvt^lLii!.2illtTAN4-J11tlA^E：1 9ypccteSilDtL 9rAidliiriab; 3h171i+XBH[T1NUILIU111..日近內(nèi)WrE^aEn^hcdNLv^rtasRSJlv#.Jitn1■ ?"EiiiiAi^ieriTBpLiCTO1■011±1空5」上三1￡，b-t■W?^Ti---：fcutitj■7>iELBa?IL醴?idRK?L/-U*J3n4J"44.pWN?&如JS-iliE.KVCLIOKIGUi-3wB-31^4E-BI。PP-HU*^StjA/，E3FSB!?GbAM03L-li,―UA*—10-+?-pH-HmMUHER.TGMMAIKSV工事B-?g曲8/PinQ-WpR"：*ltotIflflit]iuiMkwLt-*-:jho-e^pri-atw。。/fp-sli.卜RDN3?l 同單坨*311|；B7■：CBIDNemxL"2vNI-^EuU70pPK口A5?d-BgJS?Llt.府la?OKUtM網(wǎng)FRC45帛.—,止Pk腦修如本即Y才知T9■：?BTL7VOSE5.5FBDEL-ZaP-ZZ■iZ?F9-24aJL5-￡-EpF3-：4uHOFCLI WTHli-：M?72XE-tit叫*8*力*；+&rLua￡ eis-=-■.!>￡：bail11L1*5FWP.國git.an>jbE11Mlei_nC.Dddtlk30k 士ittjMlklIEdJpugld.o3.0LfwiWhL^iJSO1Wrp7egad]P&LMia.D5-.D占加設(shè)口tRW?i1口九FOJRdp?Liv<Qi.D-1.4Wb-IXLET1Mb1>M?|m_/o>uTO&LEKTIKliipKLML11?nIf^eiJRl￥周T|FjlV|A1V|?|m-jnc-Ktx?CBUtiaabedg-vir)TB1--I.ITf?L3"libx?T|Ft”雪上?二JXL"m臺H"[]4*[wirsa*ihY'r"O.g 『妣方vinv?pn.5.nu*urwteheii:FSLuig<r|c|中3>H.，xlim"1cac-7t|F1v*1.?2.-h1wcFtH，工十?ieim*iifr?Li"]r|fi ￡lhhii分析：下降時間falltime為；上升時間risetime為；TPHL=;TPLH=;TP=（TPHL+TPLH尸分析靜態(tài)以及動態(tài)不同實(shí)現(xiàn)方式對電路性能的影響采用靜態(tài)互補(bǔ)電路的實(shí)現(xiàn)方式，其對電路的性能具有以下特性：1）電壓擺幅等于電源電壓；2）邏輯電平與器件的相對尺寸無關(guān)；3）輸入阻抗高，輸出阻抗低，且沒有靜態(tài)功耗；4）傳輸延遲是負(fù)載電容和晶體管寄生電阻的函數(shù)。采用動態(tài)的實(shí)現(xiàn)方式，相比靜態(tài)實(shí)現(xiàn)方式，其對電路性能影響具有以下特點(diǎn)：1）任何時候，通過低阻通路，輸出連在VDDEVSS（除非在開關(guān)的瞬間）；任何時候?？偸禽敵霾紶柡瘮?shù)值（除非在開關(guān)的瞬間）；扇入n需要2n晶體管（其中一半為P管）2）動態(tài)電路依賴高阻節(jié)點(diǎn)電容暫存信號電荷； 結(jié)構(gòu)簡單，寄生小，速度快，易受噪聲影響；扇入n需要n+2晶體管（其中n+1個N管和一個為P管）5.實(shí)驗(yàn)結(jié)論通過本次實(shí)驗(yàn)，我們實(shí)現(xiàn)了動態(tài)組合電路一一與非門邏輯電路。成功地在S-Edit畫圖板上繪制與非門的動態(tài)組合邏輯電路。同時對其進(jìn)行瞬時分析和時間分析，得到上升時間、下降時間、以及門延遲