《直接存儲器訪問》教學(xué)課件

6.3DMA方式直接存儲器訪問〔DirectMemoryAccess〕不需要CPU和軟件介入，CPU只負責(zé)啟動而不參與傳送過程，整個傳送過程由DMA控制器〔DMAC〕來控制，完全由硬件實現(xiàn)，數(shù)據(jù)傳送速度快，主要用于需要高速大批量數(shù)據(jù)傳送的場合6.3DMA方式直接存儲器訪問〔DirectMem1正常方式下：CPU控制總線，包括數(shù)據(jù)總線〔DB〕、地址總線〔AB〕和控制總線〔CB〕DMA方式下：CPU讓出總線的控制權(quán)〔CPU相應(yīng)引腳輸出置為高阻〕，而由DMA控制器來接收這些總線，負責(zé)DMA傳送的全過程控制。正常方式下：DMA方式下：2DMA的工作流程DMA的工作流程31．DMA操作的根本方式把CPU不訪問存儲器的時間周期“挪用〞來實現(xiàn)DMA操作DMAC不用通知CPU就可直接使用總線關(guān)鍵是如何識別適宜的可挪用的周期產(chǎn)生特定信號特定狀態(tài)CPU不訪問存儲器外加電路識別——不減慢CPU，復(fù)雜，不連續(xù)不規(guī)則方法〔1〕周期挪用方式1．DMA操作的根本方式把CPU不訪問存儲器的時間周期“挪4〔2〕周期擴展方式專門的時鐘發(fā)生器/驅(qū)動器電路。CPU的處理速度減慢，而且CPU時鐘周期的加寬是有限的，一次只能傳送一個字節(jié)供給CPU的時鐘周期加寬，寬度相當(dāng)于若干個正常的時鐘周期，而供給存儲器和DMAC的時鐘周期不變加寬時鐘周期內(nèi)CPU的操作不往下進行，用來DMA操作〔2〕周期擴展方式專門的時鐘發(fā)生器/驅(qū)動器電路。CPU的5〔3〕CPU停機方式√DMAC向CPU發(fā)出DMA請求信號HOLDCPU在現(xiàn)行的總線周期完畢后讓出總線控制權(quán)，并向DMAC發(fā)回DMA響應(yīng)信號HLDADMAC接收總線進展數(shù)據(jù)傳送傳送完畢后，CPU恢復(fù)對總線的控制，繼續(xù)執(zhí)行被中斷的程序可傳送單字節(jié)，也可傳送數(shù)據(jù)塊CPU利用率降低會影響CPU對中斷等的響應(yīng)〔3〕CPU停機方式√DMAC向CPU發(fā)出DMA請求信號H62．DMA的傳送方式

每次請求只傳送一個字節(jié)數(shù)據(jù)，占用一個總線周期（1）單字節(jié)傳送方式一次請求可傳送一組數(shù)據(jù)信息，所字節(jié)數(shù)由DMAC初始化時編程決定（2）成組傳送方式每傳送一個字節(jié)后，DMAC要檢測（查詢）外設(shè)原來發(fā)出的DMA請求信號是否繼續(xù)有效，以決定是否繼續(xù)傳送（3）請求傳送方式——查詢傳送方式2．DMA的傳送方式每次請求只傳送一個字節(jié)數(shù)據(jù)，占用一個總73．DMA系統(tǒng)的組成及功能①接收外設(shè)發(fā)出的DMA請求信號DREQ，并能向CPU發(fā)出總線請求信號HOLD組成:功能:DMAC②當(dāng)收到CPU發(fā)出DMA響應(yīng)信號HLDA后，能向外設(shè)發(fā)回DMA效勞認可信號DACK，接收系統(tǒng)總線，進入DMA方式③輸出地址信息，對存儲器尋址并修改地址指針；④向存儲器和外設(shè)發(fā)出相應(yīng)的讀/寫控制信號；⑤控制傳送的字節(jié)數(shù)，判斷DMA傳送是否完畢；⑥D(zhuǎn)MA傳送完畢后，完畢DMA請求信號，釋放總線，使CPU恢復(fù)對總線的控制權(quán)3．DMA系統(tǒng)的組成及功能①接收外設(shè)發(fā)出的DMA請求信號8DMA方式數(shù)據(jù)傳送示意圖

DMA方式數(shù)據(jù)傳送示意圖94．PC微機的DMA控制器系統(tǒng)板上采用一片可編程DMAC8237A，有4個獨立可編程DMA通道，其端口地址為00H～0FH，分別控制DRAM的刷新、預(yù)留用戶、軟磁盤接口和硬磁盤接口的DMA傳送PC/XT微機系統(tǒng)板上采用兩片8237A級連，級連后共有7個獨立的可編程DMA通道PC/AT微機不再采用專門的DMA芯片，而是采用多功能外圍芯片中的DMAC實現(xiàn)DMA傳送,有8個獨立的可編程DMA通道，允許使用全部32位總線寬度，系統(tǒng)的I/O操作速度大大提高80386及以上的微機4．PC微機的DMA控制器系統(tǒng)板上采用一片可編程DMAC8108237A的根本功能①有4個獨立的可編程DMA通道(可級連擴展通道數(shù))②每個通道請求的優(yōu)先權(quán)可編程，也可被屏蔽③有單字節(jié)傳送方式、成組傳送方式、請求傳送方式和級連方式④可在存儲器與外設(shè)間，也可以在存儲器與存儲器之間傳送數(shù)據(jù)，每次傳送的最大長度可達64KB⑤可由外部輸入完畢處理信號來完畢DMA傳送或重新初始化8237A的根本功能①有4個獨立的可編程DMA通道(可級連118237A的內(nèi)部構(gòu)造8237A的內(nèi)部構(gòu)造128237A的外部引腳

DIP40主機接口外設(shè)接口其它電源線VCC、GNDCLK、RESETNC請求線DREQ0~DREQ3響應(yīng)線DACK0~DACK3過程結(jié)束信號EOP地址線A0~A3、A4~A7數(shù)據(jù)線DB0~DB7復(fù)用控制線CS、MEMR、MEMW、IOR、IOW、AEN、READY、HLDA、HRQ、ADSTB8237A的外部引腳DIP40主機接口外設(shè)接口其它電源線138237A的數(shù)據(jù)傳送方式（1）單字節(jié)傳送方式（2）成組傳送方式（3）請求傳送方式〔4〕級連方式——主從式從芯片的HRQ和HLDA端分別連到主芯片相應(yīng)通道的DREQ和DACK端上主芯片的HRQ和HLDA連到系統(tǒng)總線上主芯片的方式存放器設(shè)置為級連方式，而從芯片可設(shè)置為其它3種方式之一。當(dāng)主芯片某個級連通道被響應(yīng)后，由相應(yīng)的從芯片來控制外設(shè)與存儲器數(shù)據(jù)的傳送。而主芯片僅對從芯片的DREQ請求作出DACK響應(yīng)，故除了HRQ外，主芯片的其它輸出均被制止8237A的數(shù)據(jù)傳送方式（1）單字節(jié)傳送方式（2）成組傳148237A的工作時序狀態(tài)SIS0初始態(tài)S1操作態(tài)S2讀出S3寫入Sw延長等待S4判別〔傳送狀態(tài)〕操作周期〔非傳送狀態(tài)〕空閑周期8237A的工作時序狀態(tài)SIS0初始態(tài)S1操作態(tài)S2讀出S158237A的內(nèi)部存放器命令寄存器請求寄存器屏蔽寄存器先/后觸發(fā)器數(shù)據(jù)暫存寄存器狀態(tài)寄存器存放囂通道共用存放囂X4通道獨立基地址寄存器當(dāng)前地址寄存器基字節(jié)數(shù)計數(shù)器當(dāng)前字節(jié)數(shù)計數(shù)器方式寄存器16位，寄存相應(yīng)通道當(dāng)前地址寄存器的初始值16位，寄存DMA傳送期間的地址值，每次傳送后，地址值自動改變16位，寄存通道當(dāng)前字節(jié)數(shù)計數(shù)器的初始值（初始值比實際傳送的字節(jié)數(shù)少1），與當(dāng)前字節(jié)數(shù)計數(shù)器同時被寫入16位，寄存當(dāng)前字節(jié)數(shù)，每傳送一個字節(jié)后自動減1，當(dāng)該計數(shù)器的值減到0時，產(chǎn)生計數(shù)結(jié)束信號8位，配合16位的寄存器的寫入/讀出，為0時，進行低字節(jié)操作，然后自動變?yōu)?，再進行高字節(jié)操作8位，暫存從源單元讀出的數(shù)據(jù)，再從它寫入到目的單元8237A的內(nèi)部存放器命令寄存器請求寄存器屏蔽寄存器168237A的端口地址分配16個I/O端口地址，由地址線A3～A0控制選擇在PC機中，其端口地址為00H～0FH〔表6.4〕對于16位存放器，先/后觸發(fā)器為0時，表示訪問低8位；為1時訪問高8位有幾個地址分配用于形成軟命令總清命令清除屏蔽寄存器命令清除先/后觸發(fā)器命令8237A的端口地址分配16個I/O端口地址，由地址線A3178237A的編程方法每次DMA傳送前都要先進展初始化初始化編程時應(yīng)注意⑴在編程開場時，要制止8237A響應(yīng)DMA請求，初始化編程全部完畢后，才允許其響應(yīng)DMA請求⑵8237A上電復(fù)位或軟件復(fù)位后，除屏蔽存放器各通道屏蔽位被置位〔不能響應(yīng)DMA請求〕外，所有內(nèi)部存放器均被復(fù)位〔清0〕⑶在系統(tǒng)上電后，對DMA芯片進展檢測，檢測通過后，方可進展DMA初始化編程8237A的編程方法每次DMA傳送前都要先進展初始化初始18初始化編程的步驟

①復(fù)位8237A，使其進入空閑狀態(tài)②寫入基地址和當(dāng)前地址存放器③寫入基字節(jié)數(shù)和當(dāng)前字節(jié)數(shù)計數(shù)器④寫入方式存放器⑤寫入屏蔽存放器⑥寫入命令存放器⑦寫入請求存放器⑧開放通道，允許該通道的DREQ啟動DMA傳送初始化編程的步驟①復(fù)位8237A，使其進入空閑狀態(tài)②19例6.4用0通道輸入16KB的數(shù)據(jù)塊，傳送至內(nèi)存8000H開場的區(qū)域〔增量傳送〕，連續(xù)傳送方式，傳送完畢不自動預(yù)置，DREQ為低電平有效，DACK為高電平有效。8237A端口地址為00H～0FH，其初始化程序為：OUT0DH，AL；軟件復(fù)位命令，使8237A進入空閑周期MOVAL，00H；AL←00HOUT00H，AL；基地址和當(dāng)前地址存放器←地址低8位MOVAL，80H；AL←80HOUT00H，AL；基地址和當(dāng)前地址存放器←地址高8位MOVAL，00H；AL←00HOUT01H，AL；基字節(jié)和當(dāng)前字節(jié)計數(shù)器←字節(jié)數(shù)低8位MOVAL，40H；AL←40HOUT01H，AL；基字節(jié)和當(dāng)前字節(jié)計數(shù)器←字節(jié)數(shù)高8位MOVAL，84H；AL←84H〔=10000100〕OUT0BH，AL；方式存放器←84H〔塊傳送方式、增量傳送、不自動預(yù)置、寫傳送、通道0〕MOVAL，00H；AL←00HOUT0AH，AL；屏蔽存放器←00H，去除屏蔽MOVAL，0C0H；AL←0C0H〔=1100000〕OUT08H，AL；命令存放器←0C0H〔DACK高電平有效、DREQ低電平有效、固定優(yōu)先級〕HLT；例6.4用0通道輸入16KB的數(shù)據(jù)塊，傳送至內(nèi)存800020例6.5PC機系統(tǒng)的BIOS芯片中編寫了對8237A的初始化和測試程序。MOVAL,04H;AL←04H(=00000100)OUTDMA+08H，AL；命令存放器←AL，制止DMAC工作OUTDMA+0DH，AL；軟件復(fù)位命令，使8237A進入空閑周期MOVAL,0FFH；AL←0FFH，準備作賦“1〞檢測C16：MOVBL,AL；將賦值信息保存在BX，以便后面比較MOVBH，AL；BH←ALMOVCX，8；預(yù)置讀寫次數(shù)MOVDX，DMA；將通道起始地址送DXC17：OUTDX，AL；將全“1〞信息送指定通道存放器〔低8位〕OUTDX，AL；將全“1〞信息送指定通道存放器〔高8位〕INAL，DX；AL←DX，將剛寫入的低8位字節(jié)讀出MOVAH，AL；AH←AL，將讀出的低8位字節(jié)保存在AHINAL，DX；將剛寫入的高8位字節(jié)讀出CMPBX，AX；比較讀出的16位字節(jié)JEC18；假設(shè)比較結(jié)果一致那么轉(zhuǎn)至C18HLT；假設(shè)比較結(jié)果不一致那么暫停C18：INCDX；通道地址加1，指向下一個通道存放器LOOPC17；假設(shè)CX未減到0，回到C17；否那么轉(zhuǎn)入下一條指令I(lǐng)NCAL；原AL中數(shù)值為FFH，加1后即為00HJEC16；回到C16，進展賦“0〞檢例6.5PC機系統(tǒng)的BIOS芯片中編寫了對8237A的初218237A應(yīng)用舉例——PC／XT機中的DMA控制電路

U28：DMA控制器U10：頁面存放器U11：地址鎖存器U12：地址驅(qū)動器DREQ0:RAM定時刷新DREQ1:同步通信適配器的DMA請求DREQ2:軟驅(qū)的DMA請求DREQ3:硬驅(qū)的DMA請求8237A應(yīng)用舉例——PC／XT機中的DMA控制電路U2226.3DMA方式直接存儲器訪問〔DirectMemoryAccess〕不需要CPU和軟件介入，CPU只負責(zé)啟動而不參與傳送過程，整個傳送過程由DMA控制器〔DMAC〕來控制，完全由硬件實現(xiàn)，數(shù)據(jù)傳送速度快，主要用于需要高速大批量數(shù)據(jù)傳送的場合6.3DMA方式直接存儲器訪問〔DirectMem23正常方式下：CPU控制總線，包括數(shù)據(jù)總線〔DB〕、地址總線〔AB〕和控制總線〔CB〕DMA方式下：CPU讓出總線的控制權(quán)〔CPU相應(yīng)引腳輸出置為高阻〕，而由DMA控制器來接收這些總線，負責(zé)DMA傳送的全過程控制。正常方式下：DMA方式下：24DMA的工作流程DMA的工作流程251．DMA操作的根本方式把CPU不訪問存儲器的時間周期“挪用〞來實現(xiàn)DMA操作DMAC不用通知CPU就可直接使用總線關(guān)鍵是如何識別適宜的可挪用的周期產(chǎn)生特定信號特定狀態(tài)CPU不訪問存儲器外加電路識別——不減慢CPU，復(fù)雜，不連續(xù)不規(guī)則方法〔1〕周期挪用方式1．DMA操作的根本方式把CPU不訪問存儲器的時間周期“挪26〔2〕周期擴展方式專門的時鐘發(fā)生器/驅(qū)動器電路。CPU的處理速度減慢，而且CPU時鐘周期的加寬是有限的，一次只能傳送一個字節(jié)供給CPU的時鐘周期加寬，寬度相當(dāng)于若干個正常的時鐘周期，而供給存儲器和DMAC的時鐘周期不變加寬時鐘周期內(nèi)CPU的操作不往下進行，用來DMA操作〔2〕周期擴展方式專門的時鐘發(fā)生器/驅(qū)動器電路。CPU的27〔3〕CPU停機方式√DMAC向CPU發(fā)出DMA請求信號HOLDCPU在現(xiàn)行的總線周期完畢后讓出總線控制權(quán)，并向DMAC發(fā)回DMA響應(yīng)信號HLDADMAC接收總線進展數(shù)據(jù)傳送傳送完畢后，CPU恢復(fù)對總線的控制，繼續(xù)執(zhí)行被中斷的程序可傳送單字節(jié)，也可傳送數(shù)據(jù)塊CPU利用率降低會影響CPU對中斷等的響應(yīng)〔3〕CPU停機方式√DMAC向CPU發(fā)出DMA請求信號H282．DMA的傳送方式

每次請求只傳送一個字節(jié)數(shù)據(jù)，占用一個總線周期（1）單字節(jié)傳送方式一次請求可傳送一組數(shù)據(jù)信息，所字節(jié)數(shù)由DMAC初始化時編程決定（2）成組傳送方式每傳送一個字節(jié)后，DMAC要檢測（查詢）外設(shè)原來發(fā)出的DMA請求信號是否繼續(xù)有效，以決定是否繼續(xù)傳送（3）請求傳送方式——查詢傳送方式2．DMA的傳送方式每次請求只傳送一個字節(jié)數(shù)據(jù)，占用一個總293．DMA系統(tǒng)的組成及功能①接收外設(shè)發(fā)出的DMA請求信號DREQ，并能向CPU發(fā)出總線請求信號HOLD組成:功能:DMAC②當(dāng)收到CPU發(fā)出DMA響應(yīng)信號HLDA后，能向外設(shè)發(fā)回DMA效勞認可信號DACK，接收系統(tǒng)總線，進入DMA方式③輸出地址信息，對存儲器尋址并修改地址指針；④向存儲器和外設(shè)發(fā)出相應(yīng)的讀/寫控制信號；⑤控制傳送的字節(jié)數(shù)，判斷DMA傳送是否完畢；⑥D(zhuǎn)MA傳送完畢后，完畢DMA請求信號，釋放總線，使CPU恢復(fù)對總線的控制權(quán)3．DMA系統(tǒng)的組成及功能①接收外設(shè)發(fā)出的DMA請求信號30DMA方式數(shù)據(jù)傳送示意圖

DMA方式數(shù)據(jù)傳送示意圖314．PC微機的DMA控制器系統(tǒng)板上采用一片可編程DMAC8237A，有4個獨立可編程DMA通道，其端口地址為00H～0FH，分別控制DRAM的刷新、預(yù)留用戶、軟磁盤接口和硬磁盤接口的DMA傳送PC/XT微機系統(tǒng)板上采用兩片8237A級連，級連后共有7個獨立的可編程DMA通道PC/AT微機不再采用專門的DMA芯片，而是采用多功能外圍芯片中的DMAC實現(xiàn)DMA傳送,有8個獨立的可編程DMA通道，允許使用全部32位總線寬度，系統(tǒng)的I/O操作速度大大提高80386及以上的微機4．PC微機的DMA控制器系統(tǒng)板上采用一片可編程DMAC8328237A的根本功能①有4個獨立的可編程DMA通道(可級連擴展通道數(shù))②每個通道請求的優(yōu)先權(quán)可編程，也可被屏蔽③有單字節(jié)傳送方式、成組傳送方式、請求傳送方式和級連方式④可在存儲器與外設(shè)間，也可以在存儲器與存儲器之間傳送數(shù)據(jù)，每次傳送的最大長度可達64KB⑤可由外部輸入完畢處理信號來完畢DMA傳送或重新初始化8237A的根本功能①有4個獨立的可編程DMA通道(可級連338237A的內(nèi)部構(gòu)造8237A的內(nèi)部構(gòu)造348237A的外部引腳

DIP40主機接口外設(shè)接口其它電源線VCC、GNDCLK、RESETNC請求線DREQ0~DREQ3響應(yīng)線DACK0~DACK3過程結(jié)束信號EOP地址線A0~A3、A4~A7數(shù)據(jù)線DB0~DB7復(fù)用控制線CS、MEMR、MEMW、IOR、IOW、AEN、READY、HLDA、HRQ、ADSTB8237A的外部引腳DIP40主機接口外設(shè)接口其它電源線358237A的數(shù)據(jù)傳送方式（1）單字節(jié)傳送方式（2）成組傳送方式（3）請求傳送方式〔4〕級連方式——主從式從芯片的HRQ和HLDA端分別連到主芯片相應(yīng)通道的DREQ和DACK端上主芯片的HRQ和HLDA連到系統(tǒng)總線上主芯片的方式存放器設(shè)置為級連方式，而從芯片可設(shè)置為其它3種方式之一。當(dāng)主芯片某個級連通道被響應(yīng)后，由相應(yīng)的從芯片來控制外設(shè)與存儲器數(shù)據(jù)的傳送。而主芯片僅對從芯片的DREQ請求作出DACK響應(yīng)，故除了HRQ外，主芯片的其它輸出均被制止8237A的數(shù)據(jù)傳送方式（1）單字節(jié)傳送方式（2）成組傳368237A的工作時序狀態(tài)SIS0初始態(tài)S1操作態(tài)S2讀出S3寫入Sw延長等待S4判別〔傳送狀態(tài)〕操作周期〔非傳送狀態(tài)〕空閑周期8237A的工作時序狀態(tài)SIS0初始態(tài)S1操作態(tài)S2讀出S378237A的內(nèi)部存放器命令寄存器請求寄存器屏蔽寄存器先/后觸發(fā)器數(shù)據(jù)暫存寄存器狀態(tài)寄存器存放囂通道共用存放囂X4通道獨立基地址寄存器當(dāng)前地址寄存器基字節(jié)數(shù)計數(shù)器當(dāng)前字節(jié)數(shù)計數(shù)器方式寄存器16位，寄存相應(yīng)通道當(dāng)前地址寄存器的初始值16位，寄存DMA傳送期間的地址值，每次傳送后，地址值自動改變16位，寄存通道當(dāng)前字節(jié)數(shù)計數(shù)器的初始值（初始值比實際傳送的字節(jié)數(shù)少1），與當(dāng)前字節(jié)數(shù)計數(shù)器同時被寫入16位，寄存當(dāng)前字節(jié)數(shù)，每傳送一個字節(jié)后自動減1，當(dāng)該計數(shù)器的值減到0時，產(chǎn)生計數(shù)結(jié)束信號8位，配合16位的寄存器的寫入/讀出，為0時，進行低字節(jié)操作，然后自動變?yōu)?，再進行高字節(jié)操作8位，暫存從源單元讀出的數(shù)據(jù)，再從它寫入到目的單元8237A的內(nèi)部存放器命令寄存器請求寄存器屏蔽寄存器388237A的端口地址分配16個I/O端口地址，由地址線A3～A0控制選擇在PC機中，其端口地址為00H～0FH〔表6.4〕對于16位存放器，先/后觸發(fā)器為0時，表示訪問低8位；為1時訪問高8位有幾個地址分配用于形成軟命令總清命令清除屏蔽寄存器命令清除先/后觸發(fā)器命令8237A的端口地址分配16個I/O端口地址，由地址線A3398237A的編程方法每次DMA傳送前都要先進展初始化初始化編程時應(yīng)注意⑴在編程開場時，要制止8237A響應(yīng)DMA請求，初始化編程全部完畢后，才允許其響應(yīng)DMA請求⑵8237A上電復(fù)位或軟件復(fù)位后，除屏蔽存放器各通道屏蔽位被置位〔不能響應(yīng)DMA請求〕外，所有內(nèi)部存放器均被復(fù)位〔清0〕⑶在系統(tǒng)上電后，對DMA芯片進展檢測，檢測通過后，方可進展DMA初始化編程8237A的編程方法每次DMA傳送前都要先進展初始化初始40初始化編程的步驟

①復(fù)位8237A，使其進入空閑狀態(tài)②寫入基地址和當(dāng)前地址存放器③寫入基字節(jié)數(shù)和當(dāng)前字節(jié)數(shù)計數(shù)器④寫入方式存放器⑤寫入屏蔽存放器⑥寫入命令存放器⑦寫入請求存放器⑧開放通道，允許該通道的DREQ啟動DMA傳送初始化編程的步驟①復(fù)位8237A，使其進入空閑狀態(tài)②41例6.4用0通道輸入16KB的數(shù)據(jù)塊，傳送至內(nèi)存8000H開場的區(qū)域〔增量傳送〕，連續(xù)傳送方式，傳送完畢不自動預(yù)置，DREQ為低電平有效，DACK為高電平有效。8237A端口地址為00H～0FH，其初始化程序為：OUT0DH，AL；軟件復(fù)位命令，使8237A進入空閑周期MOVAL，00H；AL←00HOUT00H，AL；基地址和當(dāng)前地址存放器←地址低8位MOVAL，80H；AL←80HOUT00H，AL；基地址和當(dāng)前地址存放器←地址高8位MOVAL，00H；AL←00HOUT01H，AL；基字節(jié)和當(dāng)前字節(jié)計數(shù)器←字節(jié)數(shù)低8位MOVAL，40H；AL←40HOUT01H，AL；基字節(jié)和當(dāng)前字節(jié)計數(shù)器←字節(jié)數(shù)高8位MOVAL，84H；AL←84H〔=10000100〕OUT0BH，AL；方式存放器←84H〔塊傳送方式、增量傳送、不自動預(yù)置、寫傳送、通道0〕MOVAL，00H；AL←00HOUT0AH，AL；屏蔽存放器←00H，去除屏蔽MOVAL，0C0H；AL←0C0H〔=1100000〕OUT08H，AL；命令存放器←0C0H〔DACK高電平有效、DREQ低電平有效、固定優(yōu)先級〕HLT；例6.4用0通道輸入16KB的數(shù)據(jù)塊，傳送至內(nèi)存800042例6.5PC機系統(tǒng)的BIOS芯片中編寫了對8237A的初始化和測試程序。MOVAL,04H;AL←04H(=00000100)