海文考研數(shù)字電路邏輯設(shè)計(jì)強(qiáng)化課程-講義

《819數(shù)字電路邏輯設(shè)計(jì)》強(qiáng)化課程講義第二步，將3變量降維圖與8選1數(shù)據(jù)選擇器卡諾圖相比較，得：第三步采用8選1數(shù)據(jù)選擇器，構(gòu)成的邏輯電路圖如圖4.17所示圖4.17用8選1MUX實(shí)現(xiàn)例7分析：本例是組合邏輯電路設(shè)計(jì)的另一類典型問題，用具有n個(gè)地址輸入端的數(shù)據(jù)選擇器實(shí)現(xiàn)m變量的組合邏輯函數(shù)（），解決本類問題有兩種方法。一種是將選1數(shù)據(jù)選擇器擴(kuò)展成選1數(shù)據(jù)選擇器，稱為擴(kuò)展法；另一種方法是采用本例中使用的降維法，將m變量的函數(shù)轉(zhuǎn)換成n變量的函數(shù)，使由個(gè)最小項(xiàng)組成的邏輯函數(shù)轉(zhuǎn)換為由子函數(shù)組成的邏輯函數(shù)，而每一個(gè)子函數(shù)又是由個(gè)最小項(xiàng)組成，稱為降維圖法。注意：數(shù)據(jù)選擇器雖然實(shí)現(xiàn)組合邏輯函數(shù)十分方便，但它僅對實(shí)現(xiàn)單輸出的邏輯函數(shù)方便，而對于多數(shù)出函數(shù)，每個(gè)輸出就至少需要一塊數(shù)據(jù)選擇器組件。在的情況下，選擇哪些變量作為地址，哪些變量作為記圖變量，可以是任意的，但不同的選擇方案會(huì)有不同的結(jié)果，需要得到最佳方案，必須對原始卡諾圖進(jìn)行仔細(xì)分析，以選擇子函數(shù)最少或最簡單的方案?！纠}8】用譯碼器設(shè)計(jì)兩個(gè)1位二進(jìn)制數(shù)的全加器。解析：由全加器的真值表可得：用3-8譯碼器組成的全加器如圖4.18所示。圖4.18例8的電路圖易錯(cuò)點(diǎn)：一個(gè)n變量的完全譯碼器（即變量譯碼器）的輸出包含了n變量的所有最小項(xiàng)。例如，3-8譯碼器的輸出包含了3變量的所有最小項(xiàng)，因此如前面所述，使用譯碼器和附加邏輯門可以實(shí)現(xiàn)輸入變量不大于n的所有組合邏輯函數(shù)，對于實(shí)現(xiàn)多數(shù)出的邏輯函數(shù)尤為方便。4.3本章典型題庫4.3.11.分析圖4-1所示電路，寫出電路輸出Y1和Y2的邏輯函數(shù)表達(dá)式，列出真值表，說明它的邏輯功能。2.分析圖4-2所示電路，要求：寫出X、Y、Z的邏輯表達(dá)式，列出真值表，并總結(jié)電路功能。圖4-1圖4-23.圖4-3所示是某同學(xué)設(shè)計(jì)的代碼轉(zhuǎn)換電路。當(dāng)控制信號K=1時(shí)，可將輸入的3位二進(jìn)制碼轉(zhuǎn)換成循環(huán)碼；K=0時(shí)能把輸入的3位循環(huán)碼轉(zhuǎn)換成二進(jìn)制碼。代碼轉(zhuǎn)換表見表4-1。試檢查電路有無錯(cuò)誤，若有錯(cuò)，請改正之。表4-1代碼轉(zhuǎn)換表圖4-34.用與非門設(shè)計(jì)能實(shí)現(xiàn)下列功能的組合電路。 （1）三變量表決電路——輸出與多數(shù)變量的狀態(tài)一致； （2）四變量判奇電路——4個(gè)變量中有奇數(shù)個(gè)1時(shí)輸出為1，否則輸出為0； （3）運(yùn)算電路——當(dāng)K=1時(shí)，實(shí)現(xiàn)一位全加器功能；當(dāng)K＝0時(shí)，實(shí)現(xiàn)一位全減器功能。5.已知輸入信號A、B、C、D的波形如圖4-4所示，用或非門設(shè)計(jì)產(chǎn)生輸出F波形的組合電路，允許反變量輸入。6.分析如題圖4-5所示由集成8選1數(shù)據(jù)選擇器CT74151構(gòu)成的電路，寫出電路輸出F1和F2的最簡邏輯函數(shù)表達(dá)式，列出真值表。圖4-57.分析題圖4-6所示由集成3線-8線譯碼器CT74138構(gòu)成的電路，寫出輸出F的邏輯函數(shù)表達(dá)式，列出F的真值表，并找出在控制信號K的作用下，該電路的功能。圖4-68.采用降維法用一片集成8選1數(shù)據(jù)選擇器CT74151和必要的門電路實(shí)現(xiàn)邏輯函數(shù)：9.用一片集成8選1數(shù)據(jù)選擇器CT74151和必要的門電路設(shè)計(jì)實(shí)現(xiàn)一個(gè)函數(shù)發(fā)生器電路，其功能如表4-2所示。表4-2函數(shù)發(fā)生器功能表10.用一片集成3線-8線譯碼器CT74138和必要的門電路實(shí)現(xiàn)下列多輸出組合邏輯函數(shù)。4.3.21.解：，；真值表如表4-3所示。表4-3題1真值表故該電路實(shí)現(xiàn)了一位全加器的功能。其中，A和B分別是被加數(shù)及加數(shù)，C為相鄰低位來的進(jìn)位數(shù)；Y1為本位和數(shù)，Y2為向相鄰高位的進(jìn)位數(shù)。2.解：，真值表如表4-4所示。該電路實(shí)現(xiàn)了一位數(shù)值比較器的功能：當(dāng)A<B時(shí)，輸出X=1；當(dāng)A=B時(shí)，輸出Y=1；當(dāng)A>B時(shí)，輸出Z=1。3.解：由圖4-3從輸入信號出發(fā)，寫出輸出Y2、Y1、Y0的邏輯函數(shù)表達(dá)式為：，，，將K、、、取不同值，求出，可得真值表如表4-5所示。表4-5由上表可以看出，圖4-3所示電路在K=1時(shí)，可將輸入的3位二進(jìn)制碼轉(zhuǎn)換成循環(huán)碼；但是，在K=0時(shí)并不能把輸入的3位循環(huán)碼轉(zhuǎn)換成二進(jìn)制碼。若要電路實(shí)現(xiàn)預(yù)期功能，其真值表應(yīng)如表4-6所示：表4-6由表4.6可以寫出輸出Y2、Y1、Y0的邏輯函數(shù)表達(dá)式分別如下：，電路圖（略）。4.解（1）真值表如表4-7：表4-7由表可以得出F的邏輯函數(shù)表達(dá)式為：，其邏輯電路圖如圖4-7所示：圖4-7解（2）：真值表如表4-8所示；畫出卡諾圖如圖4-8所示，得到輸出F的最簡與-或表達(dá)式，并兩次取反變換成與非-與非表達(dá)式為：。 圖4-8 邏輯圖（略）解（3）根據(jù)題意可列出真值表如下表4-9所示；表4-9根據(jù)卡諾圖化簡得到輸出F和Y的最簡與-或表達(dá)式，并兩次取反變換成與非-與非表達(dá)式為：，，根據(jù)表達(dá)式畫出電路圖（略）。5.解：由題圖4-4所示波形圖，可直接得到A、B、C、D在各種輸入組合下的輸出F，填入卡諾圖，并圈“0”合并，如圖4-9用或非門實(shí)現(xiàn)的邏輯電路圖如圖4-10所示。圖4-9卡諾圖圖4-10邏輯電路圖解：F1和F2的邏輯函數(shù)表達(dá)式分別為：，。由F1和F2的表達(dá)式，可以得到二者真值表分別如表4-10和4-11.表4-10的真值表畫出卡諾圖并化簡的其最簡與或式為：，。解：F的邏輯函數(shù)表達(dá)式為：，輸出F的真值表如表4-12所示：表4-12由題解表4-12可以看出，當(dāng)控制信號K＝0時(shí)，電路實(shí)現(xiàn)同或邏輯；反之，當(dāng)控制信號K＝1時(shí)電路實(shí)現(xiàn)異或邏輯。8.解：由表達(dá)式作出F的卡諾圖，并以變量D為記圖變量，得到降維圖，如圖4-11所示。圖4-11由降維圖得出：，畫出用8選1數(shù)據(jù)選擇器CT74151實(shí)現(xiàn)本邏輯函數(shù)的電路如圖4-12所示。圖4.129.據(jù)題意，列出在4個(gè)輸入信號、、A、B作用下，輸出F的真值表如表4-13所示。由表4-13作出F的卡諾圖，并以變量B為記圖變量，得到降維圖，如圖4-13所示。圖4-13根據(jù)圖4-13所示的降維圖，畫出用8選1數(shù)據(jù)選擇器CT74151實(shí)現(xiàn)本邏輯函數(shù)的電路如圖4-14所示。圖4-1410.解：將多輸出邏輯函數(shù)變換為最小項(xiàng)表達(dá)式，并進(jìn)行變換，可得：將輸出表達(dá)式與3線-8線譯碼器輸出表達(dá)式做邏輯函數(shù)對照，畫出用一片集成3線-8線譯碼器CT74138實(shí)現(xiàn)本邏輯函數(shù)的電路如圖4-15所示。圖4-15第五章集成觸發(fā)器5.1本章知識(shí)點(diǎn)串講【知識(shí)點(diǎn)1】基本觸發(fā)器電路組成及工作原理。 基本觸發(fā)器的電路如圖5.1所示，它可由兩個(gè)與非門交叉耦合組成，如圖5.1（a）所示；也可由兩個(gè)或非門交叉耦合組成，如圖5.1（b）所示。圖5.1基本觸發(fā)器電路分析上述兩圖的工作原理可知，由兩個(gè)與非門交叉耦合構(gòu)成的基本觸發(fā)器具有置0、置1及保持的功能。因?yàn)?0時(shí)觸發(fā)器被置1，通常稱為置1端，低電平有效。因?yàn)?0時(shí)觸發(fā)器置0，端稱為置0端，低電平有效?；居|發(fā)器又稱為置0置1觸發(fā)器，或稱為觸發(fā)器。請讀者自己分析圖5.1（b）的工作原理。【知識(shí)點(diǎn)2】R—S觸發(fā)器。R—S觸發(fā)器特征方程為：（5.1）其中，約束條件的意義是正常工作時(shí)，不允許出現(xiàn)，的情況，必須保證。R—S觸發(fā)器功能表如表5.1所示，R—S觸發(fā)器的狀態(tài)轉(zhuǎn)移圖如圖5.2所示。R—S觸發(fā)器觸發(fā)器的激勵(lì)表如表5.2所示。激勵(lì)表給出了當(dāng)為某一狀態(tài)，要求狀態(tài)轉(zhuǎn)移到確定的下一狀態(tài)時(shí)，所需加入的輸入信號；可用激勵(lì)表法設(shè)計(jì)時(shí)序電路。【知識(shí)點(diǎn)3】J—K觸發(fā)器。J—K觸發(fā)器的特征方程為：J—K觸發(fā)器功能表如表5.3所示，激勵(lì)表如表5.4所示，狀態(tài)轉(zhuǎn)移圖如圖5.3所示?！局R(shí)點(diǎn)4】D觸發(fā)器。D觸發(fā)器的特征方程為：D觸發(fā)器的功能表如表5.5所示，激勵(lì)表如表5.6所示，狀態(tài)轉(zhuǎn)移圖如圖5.4所示?！局R(shí)點(diǎn)5】T觸發(fā)器和觸發(fā)器觸。T觸發(fā)器的特征方程為： T觸發(fā)器的功能表如表5.7所示，激勵(lì)表如表5.8所示，狀態(tài)轉(zhuǎn)移圖如圖5.5所示。 T’觸發(fā)器是指T恒等于1時(shí)的T觸發(fā)器，其狀態(tài)轉(zhuǎn)移方程為【知識(shí)點(diǎn)6】觸發(fā)器的電路結(jié)構(gòu)和觸發(fā)方式。觸發(fā)器的觸發(fā)方式分為直接置位-復(fù)位方式、電位觸發(fā)方式、主從觸發(fā)方式、邊沿觸發(fā)方式。（1）直接置位-復(fù)位方式。 由兩個(gè)與非門交叉耦合構(gòu)成的基本觸發(fā)器屬于直接置位/復(fù)位出發(fā)方式，如圖5.6所示；稱為直接置1（置位）端，低電平有效；稱為直接置0（復(fù)位）端，低電平有效；其功能表如表5.9所示。（2）時(shí)鐘電位觸發(fā)方式。時(shí)鐘電位觸發(fā)方式是在-基本觸發(fā)器的基礎(chǔ)上加觸發(fā)引導(dǎo)門，如圖5.7所示。其工作特點(diǎn)是CP=1的全部時(shí)間內(nèi)，S和R的變化都將引起觸發(fā)器輸出端的變化。而CP=0的全部時(shí)間內(nèi)，S和R的變化都不會(huì)引起觸發(fā)器狀態(tài)的變化。（3）鐘控主從觸發(fā)器。由四個(gè)集成門構(gòu)成的電位觸發(fā)方式的觸發(fā)器，在約定鐘控信號電平期間對輸入激勵(lì)信號均敏感，從而造成了在某些輸入條件下產(chǎn)生多次反轉(zhuǎn)現(xiàn)象。避免多次翻轉(zhuǎn)的方法之一就是采用具有存儲(chǔ)功能的觸發(fā)引導(dǎo)電路，主從觸發(fā)結(jié)構(gòu)的觸發(fā)器就是這類觸發(fā)器。（4）邊沿觸發(fā)器。采用主從觸發(fā)方式，可以克服電位觸發(fā)方式的多次翻轉(zhuǎn)現(xiàn)象，但主從觸發(fā)器有一次翻轉(zhuǎn)現(xiàn)象，這就降低了其抗干擾能力。邊沿觸發(fā)器不僅可以克服電位觸發(fā)方式的多次翻轉(zhuǎn)現(xiàn)象，而且僅僅在時(shí)鐘CP的上升沿或者下降沿時(shí)刻才對輸入信號響應(yīng)，這樣大大提高了抗干擾能力。邊沿觸發(fā)器有CP上升沿（前沿）觸發(fā)和CP下降沿（后沿）觸發(fā)兩種形式。5.2本章重難點(diǎn)總結(jié)5.2.1觸發(fā)器是時(shí)序邏輯電路中完成記憶功能的電路，是最基本的時(shí)序電路。本章主要介紹了基本觸發(fā)器的電路組成和工作原理。各觸發(fā)器（R-S、J-K、D、T等）的邏輯功能、真值表、特征方程、驅(qū)動(dòng)表、狀態(tài)轉(zhuǎn)移表等。其中重點(diǎn)是：各個(gè)觸發(fā)器的邏輯功能和邏輯功能描述方法、各種觸發(fā)方式的特點(diǎn)和脈沖工作特性。難點(diǎn)是觸發(fā)器的電路結(jié)構(gòu)。5.2.2本章重難點(diǎn)【例題1】試畫出用或非門組成的基本RS觸發(fā)器，并列出狀態(tài)真值表，求出特征方程。解析：由或非門組成的RS觸發(fā)器電路如圖5.8(a)所示。由電路和或非門的功能列出狀態(tài)真值表如表5.10所示。運(yùn)用5.8（b）所示卡諾圖求出其特征方程。約束條件為：。圖5.8表5.10【例題2】在圖5.9所示的電路中，是JK觸發(fā)器，是D觸發(fā)器，起始狀態(tài)為0，試畫出在CP操作下、的波形。解析：波形如圖5.10所示。圖5.105.3本章典型題庫5.3.11.在圖5-1所示觸發(fā)器構(gòu)成的電路中，A和B的波形已知，對應(yīng)畫出、的波形。觸發(fā)器起始狀態(tài)均為“0”。圖5-12.在圖5-2所示中，是D觸發(fā)器，是JK觸發(fā)器，CP和A的波形如圖所示，試畫出對應(yīng)和的波形。圖5-25.3.21.解：(a)圖中，第一級，每來一個(gè)CP必翻轉(zhuǎn)，但它又受第二級控制，當(dāng)其為0時(shí)，第一級觸發(fā)器Rd=0，異步復(fù)“0”。第二級，具體分析如下:第1、2個(gè)B脈沖因?yàn)镼0=0，所以Q1不動(dòng)作，第1個(gè)A脈沖上升沿使Q0由“0”翻轉(zhuǎn)為“1”，因此在第3個(gè)月脈沖上升沿時(shí)，，翻為“1”態(tài)，與此同時(shí)，使第一級觸發(fā)器Rd=0，故立即復(fù)“0”。第4個(gè)B脈沖上升沿時(shí)，，故又回到“0”，此狀態(tài)一直維持到第二個(gè)A信號上升沿來時(shí)，再重復(fù)上述過程。該電路是單脈沖電路。(b)圖中，Q2觸發(fā)器每來一個(gè)A信號(下降沿)必翻轉(zhuǎn)一次，此時(shí)J3=K3＝1，故在第6個(gè)B脈沖下降沿時(shí)，Q3必翻轉(zhuǎn)一次，與此同時(shí)，使Q2復(fù)“0”，故在第7個(gè)B脈沖時(shí)J3＝0，K3＝1，使Q3又回到“0”，如此反復(fù)，與(a)一樣獲得一個(gè)單脈沖電路。波形如圖5-3圖5-32.解：、的波形如圖5-4所示。圖5-4第六章時(shí)序邏輯電路6.1本章知識(shí)點(diǎn)串講邏輯電路分為兩大類，即組合邏輯電路和時(shí)序邏輯電路。本章主要介紹時(shí)序邏輯電路的特點(diǎn)，時(shí)序邏輯電路的分析和設(shè)計(jì)方法，介紹常用的時(shí)序邏輯器件（計(jì)數(shù)器、移位寄存器及序列信號發(fā)生器等）?！局R(shí)點(diǎn)1】時(shí)序邏輯電路的特點(diǎn)。在組合邏輯電路中，當(dāng)輸入信號發(fā)生變化時(shí)，輸出信號也隨之立刻響應(yīng)。也就是在任何一個(gè)時(shí)刻的輸出信號僅僅取決于當(dāng)時(shí)的輸入信號。而在時(shí)序邏輯電路中，任何時(shí)刻的輸出信號不僅僅取決于當(dāng)時(shí)的輸入信號，而且還取決于電路原來的工作狀態(tài)，即與以前的輸入信號及輸出信號也有關(guān)系。時(shí)序邏輯電路包含組合電路和存儲(chǔ)電路兩個(gè)部分。由于它要記憶以前的輸入和輸出情況，所以存儲(chǔ)電路是必不可少的。存儲(chǔ)電路可以由觸發(fā)器組成，也可以有帶有反饋的組合電路組成。組合電路至少有一個(gè)輸出反饋到存儲(chǔ)電路的輸入端，存儲(chǔ)電路的狀態(tài)至少有一個(gè)作為組合電路的輸入，與其他輸入信號共同決定電路的輸出。其工作結(jié)構(gòu)框圖如圖6.1所示?！局R(shí)點(diǎn)2】時(shí)序電路的方程描述。任何時(shí)序電路都可以用三個(gè)方程（組）描述（詳見數(shù)字電路邏輯設(shè)計(jì)王毓銀版），它們是：電路輸出函數(shù)表達(dá)式存儲(chǔ)電路的激勵(lì)函數(shù)存儲(chǔ)電路的狀態(tài)方程【知識(shí)點(diǎn)3】時(shí)序邏輯電路的分類。時(shí)序邏輯電路一般有兩大類，一類是同步時(shí)序邏輯電路，在這種電路中，在同一時(shí)刻時(shí)，存儲(chǔ)電路狀態(tài)的變更是靠時(shí)鐘脈沖同步更新的，只有在時(shí)鐘脈沖上升沿或下降沿到達(dá)的時(shí)刻，才同時(shí)更新所有存儲(chǔ)器件的狀態(tài)。異步時(shí)序邏輯電路，在這種電路中，在同一時(shí)刻時(shí)，存儲(chǔ)電路有點(diǎn)有時(shí)鐘脈沖作用，有的沒有時(shí)鐘脈沖作用。即使在有時(shí)鐘脈沖作用的存儲(chǔ)電路中，存儲(chǔ)器件各狀態(tài)的更新也不是同步進(jìn)行的，而是異步進(jìn)行的。此外，在有的資料中，還依據(jù)輸出信號的特點(diǎn)將時(shí)序邏輯電路分為米里（Mealy）型和摩爾（Moore）型兩類。如果輸出信號不僅僅取決于存儲(chǔ)電路的狀態(tài)，而且還取決于輸入變量，這種時(shí)序邏輯電路稱為米里型；如果輸出信號僅僅取決于存儲(chǔ)電路的狀態(tài)，稱為摩爾型?！局R(shí)點(diǎn)4】時(shí)序邏輯電路分析的一般步驟。根據(jù)給定的時(shí)序電路圖寫出下列各邏輯表達(dá)式。各觸發(fā)器的時(shí)鐘信號CP的邏輯表達(dá)式。各觸發(fā)器的驅(qū)動(dòng)方程。時(shí)序電路的輸出方程。將多處發(fā)起的驅(qū)動(dòng)方程代入相應(yīng)的觸發(fā)器特征方程，得到該時(shí)序電路的狀態(tài)電路的狀態(tài)轉(zhuǎn)移方程。根據(jù)狀態(tài)轉(zhuǎn)移方程、時(shí)鐘函數(shù)及輸出方程，列出該時(shí)序電路的狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖或時(shí)序圖（也就是工作波形圖）。描述給定時(shí)序電路的邏輯功能。【知識(shí)點(diǎn)5】偏離狀態(tài)及自啟動(dòng)。完整的狀態(tài)轉(zhuǎn)移圖除去有效狀態(tài)外，還必須包括偏離狀態(tài)，如果偏離狀態(tài)能在時(shí)鐘作用下自動(dòng)進(jìn)入有效狀態(tài)，則該電路具有自啟動(dòng)功能；如果偏離狀態(tài)不能自動(dòng)進(jìn)入有效狀態(tài)，則該電路就出現(xiàn)鎖住現(xiàn)象，要使其繼續(xù)工作必須重新啟動(dòng)（置位或復(fù)位）?！局R(shí)點(diǎn)6】常用集成計(jì)數(shù)器常用集成計(jì)數(shù)器分二進(jìn)制計(jì)數(shù)器（包含同步、異步、加減和可逆）和非二進(jìn)制計(jì)數(shù)器（含同步、異步、加減和可逆），典型的有：CT54/74161、CT54/74193、CT54/74290.這里主要分析集成計(jì)數(shù)器CT54/74161，其余根據(jù)其功能表同理分析。集成計(jì)數(shù)器CT54/74161：4位二進(jìn)制同步加法計(jì)數(shù)器CT54/74161的功能表如表6.1所示。表6.1CT54/74161的功能表清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸入輸出0××××××××000010××↑110××××××觸發(fā)器保持，11×0×××××保持1111↑××××保持從表6.1可見，CT54/74161具有：a．異步清零。當(dāng)=0時(shí)，不管其他輸入端的狀態(tài)如何，計(jì)數(shù)器輸出端、、、和進(jìn)位輸出端將被直接置零，稱為異步置零，清零信號低電平有效。b．同步并行預(yù)置。當(dāng)=1、=0，且時(shí)鐘脈沖上升沿到達(dá)時(shí)，預(yù)置數(shù)輸入端、、、的置將同時(shí)置入到對應(yīng)的輸出端、、、。由于在時(shí)鐘作用下完成置入，所以稱為同步并行預(yù)置。特別應(yīng)注意到：執(zhí)行同步并行預(yù)置操作時(shí)無需·的干預(yù)的。c．保持。在==1時(shí)，只要·=0，計(jì)數(shù)器、、、保持原狀態(tài)不變。但當(dāng)=0，=1時(shí)，進(jìn)位輸出端；而當(dāng)=1，=0時(shí)，進(jìn)位輸出端也保持不變；在多片CT54/74161級聯(lián)的應(yīng)用電路中，必須注意前后級的互相影響（這里和表示前后級）。d．計(jì)數(shù)。當(dāng)時(shí)，計(jì)數(shù)器在上升沿作用下執(zhí)行4位二進(jìn)制同步加法計(jì)數(shù)。且當(dāng)計(jì)數(shù)器（）=（1111）時(shí)，才有?！局R(shí)點(diǎn)7】常用集成寄存器和移位寄存器。1.集成寄存器CT54/74175.寄存器是用來存儲(chǔ)代碼或數(shù)據(jù)的邏輯部件，1個(gè)觸發(fā)器可寄存1位二進(jìn)制代碼，CT54/74175是一個(gè)集成4D觸發(fā)寄存器，其功能表如表6.2所示。2.集成4位并入、并出單向右移移位寄存器CT54/74195.CT54/74195是4位并入、并出單向右移移位寄存器，具有、串行輸入端，移位/置數(shù)端，直接清零端，其功能表見表6.3.由表6.3可見CT54/74195具體功能如下：直接復(fù)零。當(dāng)時(shí)，直接異步復(fù)零。同步并行置位。當(dāng)、=0時(shí)，同步并行置位。串行輸入右移功能。當(dāng)、時(shí)，在CP上升沿作用下，串行輸入J、至，其余：移入，移入，移入，實(shí)現(xiàn)右移功能?！局R(shí)點(diǎn)8】同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟。第一步：根據(jù)設(shè)計(jì)要求建立原始狀態(tài)轉(zhuǎn)移圖和原始狀態(tài)轉(zhuǎn)移表。第二步：狀態(tài)化簡并建立最簡狀態(tài)轉(zhuǎn)移表。第三步：狀態(tài)編碼，建立編碼狀態(tài)轉(zhuǎn)移表。第四步：根據(jù)狀態(tài)轉(zhuǎn)移方程選擇觸發(fā)器。第五步：畫出邏輯電路并檢查是否具有自啟動(dòng)特性?！局R(shí)點(diǎn)9】同步計(jì)數(shù)器的設(shè)計(jì)。同步計(jì)數(shù)器的設(shè)計(jì)同知識(shí)點(diǎn)8中同步時(shí)序邏輯電路的設(shè)計(jì)，但由于它是計(jì)數(shù)器，一般計(jì)數(shù)器的模值即是狀態(tài)表，因此無需狀態(tài)化簡。關(guān)于狀態(tài)編碼，通常選用二進(jìn)制代碼，循環(huán)代碼或移存型代碼等。因此同步計(jì)數(shù)器的設(shè)計(jì)主要是完成上述一般步驟中的第三、四、五步?！局R(shí)點(diǎn)10】異步計(jì)數(shù)器的設(shè)計(jì)。異步計(jì)數(shù)器的設(shè)計(jì)與同步計(jì)數(shù)器的設(shè)計(jì)的不同點(diǎn)在于開始要由狀態(tài)轉(zhuǎn)移表選擇各級觸發(fā)器的時(shí)鐘信號，然后由簡化狀態(tài)轉(zhuǎn)移表來求狀態(tài)方程。其余與同步計(jì)數(shù)器的設(shè)計(jì)步驟方法相同?！局R(shí)點(diǎn)11】序列信號發(fā)生器。數(shù)碼1和0按一定規(guī)律排列的串行輸出周期性信號稱序列信號，在數(shù)字系統(tǒng)中通常作為同步信號、地址碼等。對于序列信號發(fā)生器的設(shè)計(jì)有兩種情況，一是要求根據(jù)給定序列信號設(shè)計(jì)產(chǎn)生器電路；二是只要求根據(jù)序列信號的周期（碼長）設(shè)計(jì)產(chǎn)生器電路。6.2本章重難點(diǎn)總結(jié)6.2.1本章重點(diǎn)： （1）時(shí)序邏輯電路的分析，正確畫出時(shí)序圖（工作波形圖）。 （2）同步計(jì)數(shù)器的設(shè)計(jì)。本章難點(diǎn)： （1）同步時(shí)序邏輯電路的分析與設(shè)計(jì)。 （2）同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟（初始狀態(tài)流程建立、狀態(tài)合并、狀態(tài)編碼等）。6.2.2本章重難點(diǎn)【例題1】分析題圖6.2所示的同步時(shí)序電路，畫出狀態(tài)圖。圖6.2解析：，所以狀態(tài)表如表6.4所示，狀態(tài)圖如圖6.3所示。圖6.3狀態(tài)圖表6.4狀態(tài)表【例題2】時(shí)序電路如圖6.4所示，試分析其功能，并畫出x序列為10101100的時(shí)序圖，設(shè)起始態(tài)Q2Q1=00。圖6.4解析：該電路中，時(shí)鐘脈沖接到每個(gè)觸發(fā)器的時(shí)鐘輸入端，故為同步時(shí)序電路。寫出方程。其激勵(lì)方程如下： 狀態(tài)方程為：，。輸出方程為：。列出狀態(tài)真值表。假設(shè)一現(xiàn)定狀態(tài)，代入上述的狀態(tài)方程中得相應(yīng)的次態(tài)，逐個(gè)假定列表表示即得相應(yīng)的狀態(tài)真值表，如表6.5所示。表6.5畫出狀態(tài)轉(zhuǎn)移圖。狀態(tài)轉(zhuǎn)移圖如圖6.5所示。圖6.5根據(jù)上述分析可分析時(shí)序關(guān)系并畫出時(shí)序圖。時(shí)序圖如圖6.6所示。圖6.6【例題3】異步時(shí)序電路如圖6.7所示，試分析其功能。圖6.7解析：由電路可知CP1=CP3=CP,CP2=Q1,因此該電路為異步時(shí)序電路。各觸發(fā)器的激勵(lì)方程為：狀態(tài)方程和時(shí)鐘方程為：由于各觸發(fā)器僅在其時(shí)鐘脈沖的下降沿動(dòng)作，其余時(shí)刻均處于保持狀態(tài)，故在列電路的狀態(tài)真值表時(shí)必須注意。(1)當(dāng)現(xiàn)態(tài)為000時(shí)，代入和的次態(tài)方程中，可知在CP作用下，，，由于此時(shí)，由0→1產(chǎn)生一個(gè)上升沿，用符號↑表示，故處于保持狀態(tài)，即。其次態(tài)為001.（2）當(dāng)現(xiàn)態(tài)為001時(shí)，，，此時(shí)由1→0，產(chǎn)生一個(gè)下降沿，用符號↓表示，且，故將由0→1，其次態(tài)為010.依此類推，得其狀態(tài)真值表如表6.6所示。表6.6根據(jù)狀態(tài)真值表可畫出狀態(tài)遷移圖如圖6.8所示，由此可看出該電路是異步五進(jìn)制遞增計(jì)數(shù)器，且具有自啟動(dòng)能力。圖6.8【例題4】設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測器，該電路具有一個(gè)輸入端和一個(gè)輸出端。輸入為一連串隨機(jī)信號，當(dāng)出現(xiàn)“1111”序列時(shí)，檢測器輸出信號z=1，對其它任何輸入序列，輸出皆為0。解析：建立原始狀態(tài)圖。起始狀態(tài)，表示沒接收到待檢測的序列信號。當(dāng)輸入信號時(shí)，次態(tài)仍為，輸出為0；如輸入，表示已接收到第一個(gè)“1”，其次態(tài)應(yīng)為，輸出為0。狀態(tài)為，當(dāng)輸入時(shí)，返回狀態(tài)，輸出為0；當(dāng)輸入時(shí)，表示已接收到第二個(gè)“1”，其次態(tài)應(yīng)為，輸出為0。狀態(tài)為，當(dāng)輸入時(shí)，返回狀態(tài)，輸出為0；當(dāng)輸入時(shí)，表示已連續(xù)接收到第三個(gè)“1”，其次態(tài)應(yīng)為，輸出為0。狀態(tài)為，當(dāng)輸入時(shí)，返回狀態(tài)，輸出為0；當(dāng)輸入時(shí)，表示已連續(xù)接收到第四個(gè)“1”，其次態(tài)為，輸出為“1”。狀態(tài)為，當(dāng)輸入時(shí)，返回狀態(tài)，輸出為0；當(dāng)輸入時(shí)，則上述過程的后三個(gè)“1”與本次的“1”，仍為連續(xù)的四個(gè)“1”，故次態(tài)仍為，輸出為“1”。上述過程所得原始狀態(tài)圖如圖6.9所示。列出狀態(tài)表如表6.7所示。圖6.9原始狀態(tài)圖表6.7原始狀態(tài)表(2)狀態(tài)化簡。在做原始狀態(tài)圖時(shí)，為確保功能的正確性，遵循“寧多勿漏”的原則。因此，所得的原始狀態(tài)圖或狀態(tài)表可能包含有多余的狀態(tài)，使?fàn)顟B(tài)數(shù)增加，將導(dǎo)致下列結(jié)果：①系統(tǒng)所需觸發(fā)器級數(shù)增多；②觸發(fā)器的激勵(lì)電路變得復(fù)雜；③故障增多。因此，狀態(tài)化簡后減少了狀態(tài)數(shù)對降低系統(tǒng)成本和電路的復(fù)雜性及提高可靠性均有好處。(3)狀態(tài)分配。狀態(tài)分配是指將化簡后的狀態(tài)表中的各個(gè)狀態(tài)用二進(jìn)制代碼來表示，因此，狀態(tài)分配有時(shí)又稱為狀態(tài)編碼。電路的狀態(tài)通常是用觸發(fā)器的狀態(tài)來表示的。由于，故該電路應(yīng)選用兩級觸發(fā)器和，它有4種狀態(tài)：“00”、“01”、“10”、“11”，因此對、、、的狀態(tài)分配方式有多種。對該例狀態(tài)分配如下：則狀態(tài)分配后的狀態(tài)表如表6.8所示。表6.8狀態(tài)分配后的狀態(tài)表(4)確定激勵(lì)方程和輸出方程。根據(jù)狀態(tài)分配后的狀態(tài)遷移表，利用次態(tài)卡諾圖求得各觸發(fā)器的次態(tài)方程，再與觸發(fā)器的標(biāo)準(zhǔn)特征方程相比較，即可求得觸發(fā)器的輸入激勵(lì)方程。在求每一級觸發(fā)器的次態(tài)方程時(shí)，應(yīng)與標(biāo)準(zhǔn)的特征方程一致，這樣才能獲得最佳激勵(lì)函數(shù)。如JK觸發(fā)器標(biāo)準(zhǔn)特征方程為：故：輸出方程由卡諾圖得：。(5)畫出邏輯圖。如圖6.10所示。圖6.10易錯(cuò)點(diǎn)：直接從設(shè)計(jì)命題得到的狀態(tài)圖，就是用邏輯語言來表達(dá)命題，是設(shè)計(jì)所依據(jù)的原始資料，稱為原始狀態(tài)圖。建立原始狀態(tài)圖的過程，就是對設(shè)計(jì)要求的分析過程，只有對設(shè)計(jì)要求的邏輯功能有了清楚的了解之后，才能建立起正確的原始狀態(tài)圖。建立原始狀態(tài)圖時(shí)，主要遵循的原則是確保邏輯功能的正確性，而狀態(tài)數(shù)的多少不是本步驟考慮的問題，在下一步的狀態(tài)化簡中可將多余的狀態(tài)消掉?！纠}5】用JK觸發(fā)器設(shè)計(jì)模6計(jì)數(shù)器。解析：由于，所以模6計(jì)數(shù)器應(yīng)該由三級觸發(fā)器組成。三級觸發(fā)器有8種狀態(tài)，從中選6種狀態(tài)，方案很多。我們按圖6.11選取，其狀態(tài)表如表6.9所示。進(jìn)位關(guān)系也在圖中表示出來了。表6.9圖6.11 根據(jù)上述狀態(tài)關(guān)系畫出各級觸發(fā)器卡諾圖，選用JK觸發(fā)器，得到各級觸發(fā)器的次態(tài)方程，再獲得各觸發(fā)器的激勵(lì)函數(shù)，從而得到邏輯電路圖，如圖6.12所示。圖6.12模6計(jì)數(shù)器激勵(lì)函數(shù)的確定和電路圖 檢查自啟動(dòng)能力，把未用狀態(tài)(010，101)代入上述次態(tài)方程，得到它們的狀態(tài)變化情況，發(fā)現(xiàn)進(jìn)入無效的狀態(tài)循環(huán)，無自啟動(dòng)能力。為了使電路具有自啟動(dòng)能力，可以修改狀態(tài)轉(zhuǎn)換關(guān)系，即切斷無效循環(huán)，引入有效的計(jì)數(shù)循環(huán)序列。我們切斷101→010的轉(zhuǎn)換關(guān)系，強(qiáng)迫它進(jìn)入110。根據(jù)新的狀態(tài)轉(zhuǎn)換關(guān)系，重新設(shè)計(jì)。由于和的轉(zhuǎn)換關(guān)系沒變，只有改變了，故只要重新設(shè)計(jì)級即可，如圖6.13（a）所示。，，。圖6.13具有自啟動(dòng)能力的模6計(jì)數(shù)器【例題6】用74LS161的同步預(yù)置端構(gòu)成十進(jìn)制計(jì)數(shù)器。解析：選擇狀態(tài)，可以選前10個(gè)狀態(tài)，也可以選后10個(gè)狀態(tài)，還可以選中間任意連續(xù)的10個(gè)狀態(tài)。選前10個(gè)狀態(tài)，則后6個(gè)狀態(tài)無效，當(dāng)計(jì)數(shù)，計(jì)數(shù)器輸出為=1001，經(jīng)過與非門反饋給同步預(yù)置端，使LD=0。再來一個(gè)時(shí)鐘CP，計(jì)數(shù)器將DCBA=0000的數(shù)預(yù)置進(jìn)計(jì)數(shù)器，電路如圖6.14（a）所示。如選后10個(gè)狀態(tài)，首先對計(jì)數(shù)器置數(shù)“6”(0110)，以此為初態(tài)進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)，計(jì)數(shù)器輸出為1111，且進(jìn)位位，將反相反饋給LD端，使LD=0，在下一個(gè)CP到來時(shí)，將計(jì)數(shù)器再次預(yù)置為0110，完成一個(gè)循環(huán)，電路如圖6.14（b）所示。我們也可選中間10個(gè)狀態(tài)，前3個(gè)狀態(tài)與后3個(gè)狀態(tài)均無效，即采用余3代碼，電路如圖6.14（c）所示。圖6.14（a）前10個(gè)狀態(tài)；(b)后10個(gè)狀態(tài)；(c)中間10個(gè)狀態(tài)【例題7】設(shè)計(jì)模10移位型計(jì)數(shù)器。解析：模10計(jì)數(shù)器需4級觸發(fā)器，所以從圖6.15的四位移位寄存器全狀態(tài)圖上選循環(huán)周期為10的狀態(tài)遷移序列。當(dāng)然會(huì)有多種不同的選取組合，從中任選一種即可。我們選如下序列：0→8→4→10→13→14→15→7→3→1其余不用的狀態(tài)可作為無關(guān)項(xiàng)處理，為了保證具有自啟動(dòng)能力，將其引入有效循環(huán)如圖6.16所示。實(shí)現(xiàn)器件可以用觸發(fā)器和門電路實(shí)現(xiàn)；也可選取中規(guī)模集成電路實(shí)現(xiàn)。圖6.15移位寄存器的全狀態(tài)圖三位移位寄存器全狀態(tài)圖；（b）四位移位寄存器全狀態(tài)圖圖6.16狀態(tài)轉(zhuǎn)移圖根據(jù)狀態(tài)轉(zhuǎn)移圖畫出反饋函數(shù)的卡諾圖如圖6.17（a）所示；最后我們選擇器件實(shí)現(xiàn)該電路。我們選74LS194和八選一數(shù)據(jù)選擇器實(shí)現(xiàn)該電路，選擇地址變量為。確定，如圖6.17（b）所示。圖6.17【例題8】設(shè)計(jì)一個(gè)00011101序列發(fā)生器。解析：(1)確定移存器的位數(shù)n。因M=8，故n≥3，選定為三位，用74LS194的三位。(2)確定移存器的八個(gè)獨(dú)立狀態(tài)。將序列碼00011101按照每三位一組，劃分為八個(gè)狀態(tài)，其遷移關(guān)系如下所示：作出反饋函數(shù)表，如表6.10所示，由遷移關(guān)系可看出移存器只進(jìn)行左移操作，因此,。將的卡諾圖填入圖6.18（a）中，選用四選一實(shí)現(xiàn)函數(shù)，其邏輯圖如圖6.18（b）所示。表6.10圖6.1800011101序列信號發(fā)生器6.3本章典型題庫6.3.11.時(shí)序電路和組合電路的根本區(qū)別是什么？同步時(shí)序電路與異步時(shí)序電路有何不同？2.分析圖6-1所示同步計(jì)數(shù)器電路。圖6-13.分析圖6-2所示異步計(jì)數(shù)器電路。圖6-24.試用兩片集成4位雙向移位寄存器CT74194組成一個(gè)8位的環(huán)形計(jì)數(shù)器，畫出電路連接圖。5.分析圖6-3所示用兩片集成同步十進(jìn)制加法計(jì)數(shù)器CT74160計(jì)數(shù)器電路，說明其計(jì)數(shù)模值。如果計(jì)數(shù)器輸入時(shí)鐘脈沖CP的頻率是120kHZ，問電路中P點(diǎn)的輸出脈沖P和整個(gè)計(jì)數(shù)器輸出脈沖Z的頻率各為多少？圖6-36.分析圖6-4所示各計(jì)數(shù)器電路，列出狀態(tài)轉(zhuǎn)移表，說明該計(jì)數(shù)器的模值。圖6-47.用集成同步十進(jìn)制加法計(jì)數(shù)器CT74160，設(shè)計(jì)一個(gè)七進(jìn)制計(jì)數(shù)器，列出狀態(tài)轉(zhuǎn)移表，并畫出邏輯圖。8.用一片集成4位二進(jìn)制計(jì)數(shù)器CT74161和必要的門電路設(shè)計(jì)一個(gè)可變模值計(jì)數(shù)器，當(dāng)A＝0時(shí)，實(shí)現(xiàn)模8；當(dāng)A＝1時(shí)，實(shí)現(xiàn)模6。簡要說明設(shè)計(jì)思路，畫出邏輯圖。9.選擇觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，用它來檢測二進(jìn)制序列，當(dāng)電路連續(xù)收到4個(gè)1時(shí)，電路輸出1。10.選用D觸發(fā)器和與非門按題表6-1所示的狀態(tài)轉(zhuǎn)移表設(shè)計(jì)一個(gè)五進(jìn)制計(jì)數(shù)器，要求在時(shí)鐘信號CP為對稱方波時(shí)，輸出也是方波。表6-111.用JK觸發(fā)器設(shè)計(jì)一個(gè)可逆十進(jìn)制異步計(jì)數(shù)器，當(dāng)A=0時(shí)，實(shí)現(xiàn)增1計(jì)數(shù)；當(dāng)A=1時(shí)，實(shí)現(xiàn)減1計(jì)數(shù)。12.設(shè)計(jì)一個(gè)脈沖序列發(fā)生器，使之在一系列CP信號作用下，其輸出端能周期性地輸出00101101的脈沖序列。6.3.21.解：組合電路僅由若干邏輯門組成，沒有存儲(chǔ)電路，因而無記憶功能，電路任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入信號，而與這一時(shí)刻輸入信號作用前電路原來的狀態(tài)沒有任何關(guān)系；時(shí)序電路由組合電路和存儲(chǔ)電路共同組成，其中存儲(chǔ)電路必不可少，因而具有記憶功能，電路任何時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號，而且還取決于電路原來的工作狀態(tài)，即與以前的輸入信號及輸出也有關(guān)系。同步時(shí)序電路中，電路狀態(tài)改變時(shí)，電路中要更新狀態(tài)的觸發(fā)器是同步翻轉(zhuǎn)的，即同步電路中所有觸發(fā)器由統(tǒng)一時(shí)鐘脈沖信號控制；異步時(shí)序電路中，電路狀態(tài)改變時(shí)，電路中要更新狀態(tài)的觸發(fā)器，有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進(jìn)行的，即異步電路中所有觸發(fā)器不由統(tǒng)一時(shí)鐘脈沖信號控制。2.解：由題圖6-1可見，該時(shí)序邏輯電路采用3級JK觸發(fā)器，下降沿觸發(fā)，為同步時(shí)序邏輯電路。驅(qū)動(dòng)方程為：其狀態(tài)轉(zhuǎn)移方程為：狀態(tài)轉(zhuǎn)移圖如圖6-5所示，該電路電路是一個(gè)具有自啟動(dòng)特性的同步模5計(jì)數(shù)器。圖6-53.解：由題圖6-2可見，該時(shí)序邏輯電路采用3級D觸發(fā)器，無輸出，為異步時(shí)序電路。時(shí)鐘方程：；；。驅(qū)動(dòng)方程：；；。狀態(tài)轉(zhuǎn)移方程：故其狀態(tài)轉(zhuǎn)移表如表如表6-2所示；狀態(tài)轉(zhuǎn)移圖如圖6-6所示。表6-2狀態(tài)轉(zhuǎn)移表圖6-6狀態(tài)轉(zhuǎn)移圖由狀態(tài)轉(zhuǎn)移圖和狀態(tài)轉(zhuǎn)移圖可以看出，該電路有8個(gè)有效狀態(tài)000～111構(gòu)成循環(huán)，所以這是一個(gè)具備自啟動(dòng)特性的異步模8計(jì)數(shù)器。4.解：用兩片集成4位雙向移位寄存器CT74194組成一個(gè)8位環(huán)形計(jì)數(shù)器的電路如6-7所示，其狀態(tài)轉(zhuǎn)移表如表6-3所示。圖6-7表6-35.解：從題圖6-3可以看出，片Ⅰ利用來控制計(jì)數(shù)模值，其中，有效狀態(tài)為0000、0001、0010、0011、0100、0101，暫態(tài)為0110，實(shí)現(xiàn)異步模6計(jì)數(shù)，每循環(huán)一個(gè)周期，就會(huì)出現(xiàn)一個(gè)下降沿；片Ⅱ和片Ⅰ之間采用異步連接，當(dāng)片Ⅰ出現(xiàn)下降沿時(shí)，就會(huì)為片Ⅱ產(chǎn)生一個(gè)觸發(fā)脈沖，片Ⅱ計(jì)數(shù)加1。所以，該電路的計(jì)數(shù)模值為6×10＝60。其中，輸出脈沖P的頻率為，輸出脈沖Z的頻率為。6.解：圖6-4（a）：此電路利用來控制計(jì)數(shù)模值，其中。結(jié)合CT74163的功能表列出該電路的狀態(tài)轉(zhuǎn)移表如表6-4所示，從中可以看出，該電路實(shí)現(xiàn)的是模11計(jì)數(shù)器。表6-4圖6-4（b）：此電路利用來控制計(jì)數(shù)模值，，其狀態(tài)轉(zhuǎn)移表如表6-5所示，從中可以看出，該電路實(shí)現(xiàn)的是模11計(jì)數(shù)器。表6-5圖6-4（c）：此電路利用來控制計(jì)數(shù)模值，，其狀態(tài)轉(zhuǎn)移表如表6-6所示。由于CT74161采用的是異步清除方式，狀態(tài)1010為暫態(tài)，因此，該電路實(shí)現(xiàn)的是模10計(jì)數(shù)器。表6-67.解：可以利用來控制計(jì)數(shù)模值，其中，并入數(shù)據(jù)為。因此，有效循環(huán)為CT74160的后7個(gè)狀態(tài)，如表6-7所示，畫出實(shí)現(xiàn)邏輯電路如圖6-8所示。表6-7圖6-88.解：使用，將取反后與相連。當(dāng)A＝0時(shí)，進(jìn)行模8計(jì)數(shù)，并入數(shù)據(jù)應(yīng)為；當(dāng)A＝1時(shí)，進(jìn)行模6計(jì)數(shù)，并入數(shù)據(jù)應(yīng)為。將1000和1010作比較，發(fā)現(xiàn)，，；這樣就可完成可變模值計(jì)數(shù)。實(shí)現(xiàn)可變模值計(jì)數(shù)的邏輯電路如圖6-9所示。從中可以看出，當(dāng)A＝0時(shí)，有效循環(huán)為1000→1001→1010→1011→1100→1101→1110→1111，實(shí)現(xiàn)模8計(jì)數(shù)；當(dāng)A＝1時(shí)，有效循環(huán)為1010→1011→1100→1101→1110→1111，實(shí)現(xiàn)模6計(jì)數(shù)。圖6-99.解：根據(jù)檢測要求，當(dāng)輸入的二進(jìn)制序列連續(xù)輸入4個(gè)1時(shí)，輸出1，其余情況下均輸出0。所以該電路必須“記憶”3位連續(xù)輸入序列，一共有8種情況，即000、001、010、011、100、101、110、111。只有當(dāng)3位連續(xù)輸入為111，第4位也輸入1時(shí)，輸出才為1。將需“記憶”的這8種情況分別用狀態(tài)A、B、C、D、E、F、G、H來表示，每次輸入信號二進(jìn)制序列X只有兩種可能：0或1。由以上分析，可作出原始狀態(tài)圖，如圖6-10所示。列出表格，即為原始狀態(tài)表，如表6-8所示。圖6-10表6-8利用圖6-11所示隱含表對表6-8所示原始狀態(tài)表進(jìn)行簡化，得到所有等價(jià)狀態(tài)對，它們是（AC）、（AE）、（AG）、（BF）、（CE）、（CG）、（EG）。圖6-11利用作圖法求最大等價(jià)類，如圖6-12所示，得到所有最大等價(jià)類，它們是（ACEG）、（BF）、（D）和（H）。令（ACEG）合并為狀態(tài)a，（BF）合并為狀態(tài)b，（D）改寫為d，（H）改寫為h，得到最簡狀態(tài)表，如表6-9所示。圖6-12表6-9選擇兩位循環(huán)碼00、01、11、10分別表示a、b、d、h，得到狀態(tài)轉(zhuǎn)移表如表6-10所示。表6-10在此選用JK觸發(fā)器來設(shè)計(jì)，根據(jù)JK觸發(fā)器的特征方程，采用卡諾圖采進(jìn)行化簡，可以寫出各級觸發(fā)器的激勵(lì)方程和輸出方程，并畫出邏輯電路圖如圖6-13所示。圖6-1310.解：從表6-1可以看出，該計(jì)數(shù)器狀態(tài)之間的轉(zhuǎn)移滿足移存規(guī)律，即：，，作出和輸出的卡諾圖，如圖6-14所示。從中可以看出，當(dāng)為對稱方波時(shí)，輸出也是方波，滿足題目要求。對其進(jìn)行化簡，可以得到：，。圖6-14確定狀態(tài)轉(zhuǎn)移方程后，把偏離狀態(tài)010、101、111依次代入，可以得到狀態(tài)轉(zhuǎn)移圖如圖6-15所示。從中可以看出，電路具有自啟動(dòng)特性。圖6-15綜上，若采用D觸發(fā)器和與非門實(shí)現(xiàn)該電路，那么三級觸發(fā)器的驅(qū)動(dòng)方程和電路的輸出方程分別為：畫出邏輯電路如圖6-16所示。圖6-1611.解：根據(jù)題目設(shè)計(jì)要求，假設(shè)當(dāng)A=0時(shí)模10計(jì)數(shù)順序?yàn)?000→0001→0010→0011→0100→0101→0110→0111→1000→1001→0000；當(dāng)A=1時(shí)模10計(jì)數(shù)順序?yàn)?001→1000→0111→0110→0101→0100→0011→0010→0001→0000→1001。綜合兩種情況，應(yīng)選用4位JK觸發(fā)器，當(dāng)A=0時(shí)畫出卡諾圖如圖6-17所示，由此得出A=0時(shí)各級觸發(fā)器的驅(qū)動(dòng)方程和輸出方程分別為：圖6-17另外，當(dāng)A=1時(shí)畫出卡諾圖如圖6-18所示，由此得出A=1時(shí)各級觸發(fā)器的驅(qū)動(dòng)方程和輸出方程分別為：圖6-18A把偏離狀態(tài)1010、1011、1100、1101、1110、1111分別代入A=0和A=1兩種情況下相應(yīng)的狀態(tài)轉(zhuǎn)移方程，可知電路具備自啟動(dòng)特性。因此，綜合以上兩種情況，可以得到最終各級觸發(fā)器的驅(qū)動(dòng)方程和電路的輸出方程分別為：12.解：根據(jù)給定序列信號的循環(huán)長度M＝8，利用置入控制端的置位法，采用CT74161芯片實(shí)現(xiàn)模8計(jì)數(shù)，將序列信號“00101101”序列信號發(fā)生器的邏輯電路如圖6-19所示。圖6-19第七章半導(dǎo)體存儲(chǔ)器7.1本章知識(shí)點(diǎn)串講【知識(shí)點(diǎn)1】存儲(chǔ)器的分類。【知識(shí)點(diǎn)2】存儲(chǔ)容量：簡單地說，存儲(chǔ)器容量指存儲(chǔ)器所能存放信息的多少；深入理解，存儲(chǔ)器中的一個(gè)基本存儲(chǔ)單元能存儲(chǔ)1個(gè)bit的信息，所以存儲(chǔ)容量就是該存儲(chǔ)器基本存儲(chǔ)單元的總數(shù)。例：1K×8位=×8=8192（bit）存取時(shí)間：分為讀周期、寫周期、頁寫周期等，同半導(dǎo)體存儲(chǔ)器的類型有關(guān)；每一種又有十幾種參數(shù)。連續(xù)兩次讀?。ɑ?qū)懭耄┎僮魉g隔的最短時(shí)間稱為讀（或?qū)懀┲芷凇Ｗx（或?qū)懀┲芷诙?，則存取時(shí)間短，存儲(chǔ)器的工作速度就高?！局R(shí)點(diǎn)3】RAM集成片HM6264簡介HM6264存儲(chǔ)容量8K×8位，因?yàn)榇鎯?chǔ)數(shù)字達(dá)8K=，所以有13條地址線~，而每個(gè)字有8位，因此有8條數(shù)據(jù)輸入／輸出線I／~I?？偨Y(jié)：地址線表示存儲(chǔ)字的個(gè)數(shù)，數(shù)據(jù)線表示字的位數(shù)。后續(xù)講到的自擴(kuò)展和位擴(kuò)展就分別擴(kuò)展地址線和數(shù)據(jù)線。【知識(shí)點(diǎn)3】HM6264容量的擴(kuò)展：位擴(kuò)展、字?jǐn)U展1、位擴(kuò)展【例題1】將HM6264擴(kuò)展成8K×16位的存儲(chǔ)器。分析：因?yàn)镠M6264為8K×8位，故字?jǐn)?shù)夠用，但是8K×16位的存儲(chǔ)器每個(gè)字的位數(shù)是16位，所以需用兩片HM6264，將其地址線及控制線并聯(lián)。2、字?jǐn)U展【例題2】將HM6264擴(kuò)展為32K×8位的存儲(chǔ)器分析：HM6264為8K×8位，故數(shù)據(jù)線也就是位數(shù)夠用，但是8K×16位存儲(chǔ)字的個(gè)數(shù)是8K，而32K=4×8K，所以需用4片HM6264；因32K=，故需要15條地址線。具體連線如下：【知識(shí)點(diǎn)4】用PROM實(shí)現(xiàn)組合邏輯函數(shù)PROM左邊是地址譯碼器=與陣列（固定），右邊是可編程或陣列?！纠}3】用PROM實(shí)現(xiàn)一位全加器，畫出陣列圖解析：選用輸入地址為3位和輸出數(shù)據(jù)為2位的8×3位PROM實(shí)現(xiàn)。將輸入地址、、依次定義為1位全加器的輸入變量：本位加數(shù)A、B，低位到本位的進(jìn)位CI；將輸出線、依次定義為1位全加器的輸出變量：本位到高位的進(jìn)位CO、本位和S。列出1位全加器的真值表，如表7.1所示。根據(jù)表7-1，畫出1位全加器的陣列圖如圖7.1所示。圖7.17.2本章典型題庫7.21.具有十位地址碼可同時(shí)取8位數(shù)據(jù)的RAM，其容量是多少？2.試用6264（8K×8位）RAM擴(kuò)展為32K×8位RAM（允許加少量電路），畫出結(jié)構(gòu)示意圖。3.某RAM有10根字線，4根位線，其容量為多少？7.21.解：容量=字對應(yīng)地址碼，故容量為。2.解：進(jìn)行字?jǐn)U展，其示意圖如圖7-1所示。3.解：。第八章可編程邏輯器件8.1本章知識(shí)點(diǎn)串講【知識(shí)點(diǎn)1】“●”符號表示此編程單元固定連接（不可編程），“×”符號表示此編程單元編程連接（可編程）?？删幊膛c陣列可編程或陣列【知識(shí)點(diǎn)2】PAL器件：采用可編程與陣列、固定或陣列和輸出電路結(jié)構(gòu)。PLA器件：與陣列可編程，