信號完整性仿真培訓(xùn)分析基礎(chǔ)課件

信號完整性基礎(chǔ)培訓(xùn)信號完整性基礎(chǔ)培訓(xùn)Page2目錄第一章信號完整性基礎(chǔ)知識第二章案例分析1.1.1時域和頻域1.1.2上升時間1.1.4阻抗1.1.5

S參數(shù)1.2信號完整性的影響因素1.1基本概念1.1.3傳播時間1.2.1反射1.2.2串?dāng)_1.2.3電源完整性1.2.4電磁干擾1.2.5插入損耗2.1反射案例分析2.2串?dāng)_案例分析2.3電源完整性案例分析2.4電磁干擾案例分析2.5插入損耗案例分析Page2目錄第一章信號完整性基礎(chǔ)知識第二章Page3時域：時域是描述數(shù)學(xué)函數(shù)或物理信號對時間的關(guān)系。例如一個信號的時域波形可以表達(dá)信號隨著時間的變化。時域是真實(shí)世界，是惟一實(shí)際存在的域。因?yàn)槲覀兊慕?jīng)歷都是在時域中發(fā)展和驗(yàn)證的，已經(jīng)習(xí)慣于事件按時間的先后順序地發(fā)生。而評估數(shù)字產(chǎn)品的性能時，通常在時域中進(jìn)行分析，因?yàn)楫a(chǎn)品的性能最終就是在時域中測量的。

頻域：自變量是頻率,即橫軸是頻率,縱軸是該頻率信號的幅度,也就是通常說的頻譜圖。頻譜圖描述了信號的頻率結(jié)構(gòu)及頻率與該頻率信號幅度的關(guān)系。1.1基本概念1.1.1時域和頻域1.信號完整性基礎(chǔ)知識時域和頻域的概念Page3時域：時域是描述數(shù)學(xué)函數(shù)或物理信號對時間的關(guān)系。例Page4頻域平面頻域（不顯示負(fù)向變換）信號的時域分析與頻域分析既相互獨(dú)立又密切相關(guān)。可以通過傅里葉變換把它們聯(lián)系起來并互相轉(zhuǎn)換。（不顯示負(fù)向變換）頻域時域時域平面1.信號完整性基礎(chǔ)知識時域和頻域的關(guān)系Page4頻域平面頻域（不顯示負(fù)向變換）信號的時域分析Page5上升時間一般定義為從波形的10%處上升到90%處所需要的時間，也有定義是規(guī)定從20%處到80%處。用完全相同的方式定義下降時間，即從波形的90%處下降到10%處所需要的時間。一個信號周期的時間長度是1/f，其中f是頻率。所以頻率為1MHz(每秒1百萬周期)的正弦波的周期是百萬分之一秒，即1us或者10000ns。這個正弦波的上升時間大約是周期的1/3，即大約是333ns。1.信號完整性基礎(chǔ)知識1.1.2上升時間Page5上升時間一般定義為從波形的10%處上升到90Page61.1.3傳播時間1.信號完整性基礎(chǔ)知識傳播速度=所有的物質(zhì)都有一種特性，叫相對介電系數(shù)（DK），它反映的是物質(zhì)存儲電荷的能力，信號在物質(zhì)中的傳播速度（單位：in/ns）可以按照下式計算：W=走線寬度（mil）H=走線和參考層之間的距離（mil）由公式可知分子永遠(yuǎn)不會比1.0大。信號在微帶線中的傳播速度永遠(yuǎn)不會比在帶狀線（周圍是相同的材料）中慢。公式是從上面是空氣下面是電介質(zhì)材料的簡單微帶線中得出的。如果是嵌入式微帶線，分子要相對大一些（傳播速度要慢一些），但是不會超過1.0這個極限值?！羵鞑r間（帶狀線）傳播時間（微帶線）=目前用于估算微帶線的方法：用周圍是相同電介質(zhì)材料的帶狀線中的傳播時間的變化率來表示微帶線中信號傳播時間。

微帶線與帶狀線的傳播時間Page61.1.3傳播時間1.信號完整性基礎(chǔ)知識傳播速Page7多種原因都可以導(dǎo)致信號時序的不一致。器件本身就可以導(dǎo)致這一點(diǎn)。信號穿過某個器件時，有一個最快時間。每個器件的時間參數(shù)都不相同，而信號傳播時要在電路上穿過多個器件。走線本身也會有傳播延時。但是，在電路和系統(tǒng)中，對于某個特定的時間和位置，要求信號必須一致。電路板設(shè)計者通過走線的長度來控制信號的時序。通過增加走線的長度，可以增加走線的傳播時間。如果我們需要某段走線有一個固定的延時，可以通過調(diào)整走線長度來實(shí)現(xiàn)。通常高速電路設(shè)計人員常說“時序就是一切”。在復(fù)雜電路設(shè)計中，經(jīng)常會有貫穿整個電路的總線信號。在某些情況下，要求這些信號必須完全一致。1.信號完整性基礎(chǔ)知識時序Page7多種原因都可以導(dǎo)致信號時序的不一致。器件本身Page81.1.4阻抗1.信號完整性基礎(chǔ)知識在信號完整性起著重要作用的高速數(shù)字系統(tǒng)中，常把信號成為變化的電壓或者電流。我們把阻抗定義為電壓與電流之比，通常用大寫字母Z表示阻抗。Z=V/I這個定義，始終都是正確的，且式子中的電壓、電流和互連線的阻抗這三個基本參量的相互影響決定了所有的信號完整性效應(yīng)。用阻抗描述信號完整性：任何阻抗突變都會引起電壓信號的反射和失真，這使信號質(zhì)量會出現(xiàn)問題。信號的串?dāng)_是由兩條相鄰信號線條（包括其返回路徑）之間的電場和磁場的耦合引起的，信號線間的互耦電容和互耦電感產(chǎn)生的阻抗決定了耦合電流的值。電源軌道塌陷實(shí)際上與電流分布系統(tǒng)（PDS）的阻抗有關(guān)。系統(tǒng)中必然流動著一定的電流量以供給所有的芯片，并且由于在電源和地之間存在著阻抗，所以當(dāng)芯片電流切換時，就會形成壓降。這個壓降意味著電流軌道和地軌道從正常值下塌陷。最大的EMI根源是流經(jīng)外部電纜的共模電流，此地平面上返回路徑的阻抗越大，電壓降即地彈就越大，由它再激起輻射電流。減少電纜電磁干擾的最常用的方法是在電纜周圍使用鐵氧體扼流圈，這主要是為了增大共模電流所受到的阻抗，從而減少共模電流。Page81.1.4阻抗1.信號完整性基礎(chǔ)知識在信號Page9Page9Page10信號路徑返回路徑VsignalVsignal1.信號完整性基礎(chǔ)知識圖中微帶線電流分布。兩線間距分別為5mil、15mil。圖中明亮的顏色表示較高的電流密度，右圖為Ansys公司的AnosftQ2D仿真得到1.1.4.1傳輸線的阻抗Page10信號路徑返回路徑VsignalVsignal1.Page11

信號在傳輸線的傳播實(shí)際上是信號路徑與返回路徑之間的電容在不停地充電！信號受到的瞬態(tài)阻抗就是信號電壓V與電流I的比值瞬態(tài)阻抗1.信號完整性基礎(chǔ)知識信號每走一步就使一個電容充上電設(shè)步長為△x，每個小電容的大小C就是傳輸線單位長度的電容量CL與步長△x的乘積：信號在導(dǎo)線上傳播時,電流I是一個常量：材料的介電常數(shù)瞬態(tài)阻抗信號的速度信號的電壓Page11信號在傳輸線的傳播實(shí)際上是信號路徑與返回路Page12

特性阻抗對于均勻傳輸線，當(dāng)信號在上面?zhèn)鞑r，在任何一處受到的瞬態(tài)阻抗都是相同的。在瞬態(tài)阻抗不變時，我們將其稱為特性阻抗，特性阻抗在數(shù)值上與瞬態(tài)阻抗相等，它是傳輸線的固有屬性，且僅與材料特性、介電常數(shù)和單位長度電容量有關(guān)，而與傳輸線長度無關(guān)。無損傳輸線特性阻抗計算公式：影響LC的因素必然影響特性阻抗1.信號完整性基礎(chǔ)知識如果線寬增加，單位長度電容就增加，相應(yīng)的特性阻抗就下降；如果介質(zhì)厚度增加，單位長度電容就減小，相應(yīng)的特性阻抗就增大。Page12特性阻抗對于均勻傳輸線，當(dāng)信號在上面?zhèn)鱌age131.1.4.2過孔阻抗1.信號完整性基礎(chǔ)知識TheparasiticcapacitanceTheparasiticinductanceD1:ThePadDiameterD2:TheAnti_padDiameterH:TheheightofviaD:ThediameteroftheviaPage131.1.4.2過孔阻抗1.信號完整性基礎(chǔ)知識Page141.信號完整性基礎(chǔ)知識

差分對是指一對存在耦合的傳輸線，差分信號的傳輸是利用兩個輸出驅(qū)動來驅(qū)動兩條傳輸線。一根攜帶信號，另一根攜帶它的互補(bǔ)信號。所需要的信號線就是兩條傳輸線上的電壓差，它攜帶者傳輸信息。差分信號共模信號1.1.4.3差分對Page141.信號完整性基礎(chǔ)知識差分對是指一對Page15構(gòu)成一個差分對只需兩條傳輸線，每條線都是簡單的單端傳輸線。兩條線合起來稱之為是一個差分對。理論上說，任何兩條傳輸線都可以構(gòu)成一個差分對。如同單端傳輸線，差分對傳輸線也存在多種橫截面形狀，理論上，任意兩條傳輸線都構(gòu)成差分對。但五四種特性將會優(yōu)化大帶寬差分信號的傳輸性能。共面線邊緣耦合差分微帶線邊緣耦合差分帶狀線1.差分對最重要的性質(zhì)就是它的橫截面積是恒定不變的，而且對差分信號有一個恒定的阻抗。這些特性將會保證反射和失真達(dá)到最小。2.差分對每根線上的時延是相同的，從而確保了差分信號邊沿的陡峭，兩條傳輸線上任何時延差或錯位（skew）都會使差分信號變成共模信號。3.兩條傳輸線要完全相同，線的寬度和兩條線間的介質(zhì)間距也完全相同。這種特性叫對稱性。4.差分對的兩條線間沒有耦合，導(dǎo)致對抗噪聲能力下降。與單端相比，線間耦合程度越強(qiáng)，差分信號就越不容易受到突變和非理想情況的影響總結(jié)四點(diǎn)：等長/等截面；對稱/強(qiáng)耦合。1.信號完整性基礎(chǔ)知識差分對特性Page15構(gòu)成一個差分對只需兩條傳輸線，每條線都是簡單的單Page161.信號完整性基礎(chǔ)知識差分信號感受到的阻抗，即差分阻抗,電壓與電流的比。假設(shè)差分對兩條線間不存在耦合(一種理想的假設(shè)，實(shí)際并不存在)。為了使耦合降到最小，假定兩條線足夠遠(yuǎn)，例如，線間距至少有線寬的2倍。每條線的單端特性阻抗Z0為50Ω。流經(jīng)信號傳輸線與返回路徑之間的電流為：差分阻抗左圖為當(dāng)兩線間距逐漸減小時，帶狀線差分阻抗變化。導(dǎo)線材料為FR4、線寬5mil、特性阻抗50Ω。Ansoft的SI2D仿真右圖為當(dāng)隨著信號線與返回平面間距的增加，邊緣耦合微帶線的單端阻抗與差分阻抗的變化情況。圖中微帶線寬5mil，兩線間距為5mil。用Ansoft的SI2D仿真Page161.信號完整性基礎(chǔ)知識差分信號感受到的阻Page17通道上的每一個節(jié)點(diǎn)都會造成損耗，損耗受控是一個真正的挑戰(zhàn)。介質(zhì)損耗導(dǎo)體損耗趨膚效應(yīng)1.介質(zhì)損耗的斜率比導(dǎo)體損耗大2.當(dāng)5Ghz之后介質(zhì)損耗將占據(jù)主導(dǎo)3.應(yīng)對趨膚效應(yīng)將導(dǎo)致成本急劇上升1.信號完整性基礎(chǔ)知識通道中的損耗1.1.5有損傳輸線Page17通道上的每一個節(jié)點(diǎn)都會造成損耗，損耗受控Page181.信號完整性基礎(chǔ)知識邊沿快速變化的信號經(jīng)過一段長傳輸線之后，輸出信號的上升邊將變長。上升邊為80ps的信號在FR4(最常用的玻璃纖維PCB板)上經(jīng)過10in長、50Ω的傳輸線仿真圖。右圖可知，1.有耗傳輸線的輸出波形上升沿變緩以及幅值衰減。2.對于FR4介質(zhì)，傳輸線上升沿可近似認(rèn)為以11.6ps/in速度惡化。此圖由Ansys公司的ansoftdesigner仿真得到。接收上升時間為0.173ns輸入上升時間為0.08ns

有損傳輸線對信號的影響Page181.信號完整性基礎(chǔ)知識邊沿快速變化的信Page19分析結(jié)論：為了保證輸出信號的上升沿不退化25%，即輸出延時100ps左右，由圖可知4inch長線滿足要求，由此可得出，有耗傳輸線帶寬對應(yīng)的上升沿必須小于輸出信號上升沿的50%。此圖由Ansys公司的ansoftdesigner仿真得到。1.信號完整性基礎(chǔ)知識無損耗傳輸線只考慮導(dǎo)體損耗導(dǎo)體損耗和介質(zhì)損耗為分析為了保證輸出信號的上升沿不明顯退化時的有耗傳輸線長度，所采用50歐姆傳輸線，傳輸線的長度所采用4inch,8inch,12inch，16inch,輸入信號采用80ps，仿真出接收端的波形。4inch，106ps8inch,169ps12inch,252ps16inch,348ps

選擇多長的傳輸線可保證信號上升沿不明顯退化Page19分析結(jié)論：為了保證輸出信號的上升沿不退Page201.信號完整性基礎(chǔ)知識此圖由Ansys公司的ansoftdesigner仿真得到。有損傳輸線長度增加對信號的影響Page201.信號完整性基礎(chǔ)知識此圖由Ansys公司的aPage211.1.6S參數(shù)1.信號完整性基礎(chǔ)知識S參數(shù)是描述一個器件或者一個系統(tǒng)的性能指標(biāo)。主要來描述：1.器件的線性模型，可以通過測試來對器件建模。2.反應(yīng)器件（系統(tǒng)）在不同頻率下和阻抗端接情況下的工作性能。3.通過計算對器件進(jìn)行匹配，阻抗變化等處理。S-參數(shù)是一種頻域技術(shù)，但其原理和公式也適于時域?；ミB信息全包含在S-參數(shù)中。如下的2端口互連線(信號及返回路徑)為待測元器件(DUT)。Page211.1.6S參數(shù)1.信號完整性基礎(chǔ)知識S參數(shù)Page221.信號完整性基礎(chǔ)知識1.2信號完整性的影響因素信號完整性影響因素主要引起原因管控內(nèi)容具體影響因素反射阻抗不匹配線阻抗銅箔厚度材料的DK值線寬、線缺口，線路的均勻性等介質(zhì)厚度（PP,玻纖）表面處理孔阻抗鉆孔孔徑內(nèi)外層焊盤內(nèi)層反焊盤淚滴背鉆（stub）串?dāng)_線距，信號返回路徑線距與參考層線距層偏（相鄰與整體層偏）反焊盤之間的通橋板邊的內(nèi)層銅皮電源完整性電源分配系統(tǒng)（PDS）阻抗變化電源層與地層的介質(zhì)厚度相鄰電源與地分配層面的介質(zhì)厚度電磁干擾客戶設(shè)計不當(dāng)//Page221.信號完整性基礎(chǔ)知識1.2信號完整性的影Page23信號完整性影響因素主要引起原因管控內(nèi)容具體影響因素插入損耗阻抗不匹配線阻抗銅箔厚度材料的DK值線寬、線缺口，線路的均勻性等介質(zhì)厚度（PP,玻纖）表面處理孔阻抗鉆孔孔徑內(nèi)外層焊盤內(nèi)層反焊盤淚滴背鉆（stub）線距，信號返回路徑線距與參考層線距層偏（相鄰與整體層偏）反焊盤之間的通橋板邊的內(nèi)層銅皮材料銅箔銅箔粗糙度（銅牙長度及棕化和黑化）板材材料DF值1.信號完整性基礎(chǔ)知識Page23信號完整性影響因素主要引起原因管控內(nèi)容具體影響因Page241.信號完整性基礎(chǔ)知識1.2.1反射信號在傳輸過程中會感受到傳輸線的瞬態(tài)阻抗，傳輸線上的阻抗發(fā)生改變（線寬變化，結(jié)構(gòu)變化等），一部分信號將被反射，反射所帶來的過沖、下沖會造成系統(tǒng)工作的不穩(wěn)定。源電壓為1V，內(nèi)阻17Ω，分析通過特性阻抗為50Ω、傳輸時延為1ns的負(fù)載開路傳輸線的兩端電壓。此圖由Ansys公司的ansoftdesigner仿真得到。Page241.信號完整性基礎(chǔ)知識1.2.1反射信Page25當(dāng)兩個網(wǎng)絡(luò)靠近時，一個網(wǎng)絡(luò)的電流變化會引起另外一個網(wǎng)絡(luò)的電流變化，即產(chǎn)生串?dāng)_。也就是兩個網(wǎng)絡(luò)之間的電磁場耦合產(chǎn)生。串?dāng)_只在上升、下降沿電流變化時產(chǎn)生。磁場電場串?dāng)_實(shí)測信號在PCB設(shè)計和加工上的主要措施：增大信號線的間距、減少信號線到平面層的距離、減少信號平行長度。因此，PCB加工中對層疊調(diào)整時需要注意控制相關(guān)要素的調(diào)整量，特別要注意兩個相鄰信號層之間的介質(zhì)厚度調(diào)整幅度。否則，串?dāng)_很容易產(chǎn)生。1.信號完整性基礎(chǔ)知識1.2.2串?dāng)_Page25當(dāng)兩個網(wǎng)絡(luò)靠近時，一個網(wǎng)絡(luò)的電流變化會引起Page261.2.3電源完整性

當(dāng)大量芯片內(nèi)的電路輸出級同時動作時，會產(chǎn)生較大的瞬態(tài)電流，這時由于供電線路上的電阻電感的影響，電源線上和地線上電壓就會波動和變化。電源完整性定義：3.信號完整性的影響因素與案例引起電源完整性的因素有很多，但是主要來源于客戶的設(shè)計不當(dāng)（去耦電容的設(shè)計不當(dāng)?shù)龋?，對于PCB生產(chǎn)，只要嚴(yán)格管控電源層與相鄰地層之間的介質(zhì)厚度即可。造成電源不穩(wěn)定的根源主要在于三個方面：芯片在高速開關(guān)狀態(tài)下產(chǎn)生的瞬態(tài)交變電流過大，使得電源無法實(shí)時響應(yīng)負(fù)載對電流需求的快速變化，使得為了提供電荷而引起的電壓波動。電流路徑上存在寄生電感，電感的存在造成高頻處的阻抗增加，造成電壓波動。噪聲電流或返回電流路徑突變而產(chǎn)生的垂直電流所激勵出的共振模式。Page261.2.3電源完整性當(dāng)大量芯片內(nèi)的電路Page27

一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計不當(dāng)（屏蔽、濾波、接地不良所致），尤其對于微波類產(chǎn)品影響因素較大，對于高速產(chǎn)品PCB控制基本沒有多大影響，暫可不必考慮。電磁干擾（ElectromagneticInterference)，是指任何可能引起裝置、設(shè)備或系統(tǒng)性能降低的電磁現(xiàn)象，電磁騷擾會引起設(shè)備、傳輸通道或系統(tǒng)性能的下降，電磁干擾根據(jù)傳播路徑可以分為以下兩種：1.2.4電磁干擾3.信號完整性的影響因素與案例傳導(dǎo)干擾，例如導(dǎo)線傳輸、電容耦合、電感耦合，高速電路中如果電路設(shè)計的不合理也會造成傳到干擾產(chǎn)生。輻射，以空間電磁波的形式通過空間傳輸?shù)尿}擾。在高速PCB及系統(tǒng)設(shè)計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)。Page27一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計Page281.信號完整性基礎(chǔ)知識1.2.5插入損耗

指在傳輸系統(tǒng)的某處由于原件或者器件的插入而發(fā)生的負(fù)載功率的損耗，它表示原件或器件插入前所接到的功率插入后同一負(fù)載所接收到的功率以分貝（db）為單位的比值。（Pout表示輸出光功率，Pin表示輸入光功率，單位為dB）功率輸入功率輸出傳輸中所造成的損耗IL

造成信號差損的因素有很多，信號反射、串?dāng)_、電源完整性等都會對信號的差損造成影響。Page281.信號完整性基礎(chǔ)知識1.2.5插入損耗Page29雖然常用到的源內(nèi)阻情況下可以認(rèn)為td≤20%TR時，反射噪聲電壓擺幅可控制在信號幅度的10%左右，可以不考慮匹配,若一個上升時間為100ps的信號，如果按FR4材料傳輸，經(jīng)估算信號線只要小于120mil即不考慮是傳輸線，然而現(xiàn)實(shí)情況并不如此。此圖由Ansys公司的ansoftdesigner仿真得到。圖中m1到m4分別標(biāo)記于參數(shù)td為0.16ns、0.12ns、0.08ns和0.04ns的負(fù)載端波形，此時傳輸時延為信號上升沿TR的40%、30%、20%、10%,可知振蕩幅度隨td增大而增大。2.仿真與案例分析2.1.1傳輸線的臨界長度2.1反射案例分析電壓擺幅Page29雖然常用到的源內(nèi)阻情況下可以認(rèn)為td≤20Page302.仿真與案例分析2.1.2阻抗突變所產(chǎn)生的反射

1.傳輸線特性阻抗的突變引起信號振蕩，反射噪聲電壓搖擺于突變的傳輸線特性阻抗有關(guān)，擺幅造成特性阻抗偏差減小而降低。

2.反射噪聲電壓擺幅取決于突變傳輸線時延td與上升沿tr的相對關(guān)系，在突變阻抗±50%處，可當(dāng)時延td≤20%tr時，反射噪聲電壓擺幅可控制在信號幅度的10%左右。此圖由Ansys公司的ansoftdesigner仿真得到。為研究短串接傳輸線長度及特性阻抗突變對信號的影響，輸入信號上升時間為400ps,特性阻抗從25歐姆到70歐姆參掃，歩長25歐姆，傳輸線延時從0ns到0.16ns，歩長為0.04ns（即分別為上升時間的10%，20%，40%）。阻抗變化所造成的源端的電壓擺幅阻抗變化所造成的接收端的電壓擺幅分析結(jié)論：Page302.仿真與案例分析2.1.2阻抗突變所產(chǎn)生的Page312.仿真與案例分析2.1.3短樁所產(chǎn)生的反射一般PCB或封裝工藝中留有分支很短的短樁殘留，為研究其對信號的影響，所采用輸入信號上升時間為400ps，短樁的特性阻抗為50歐姆，其延時分別為信號上升時間的10%，20%，40%即分別為0.04ns,0.08ns,0.16ns。反射噪聲電壓擺幅取決于短樁線傳輸時延td與上升沿tr的相對關(guān)系，當(dāng)時沿td≤20%tr時反射噪聲電壓擺幅可控制在信號幅度的10%左右。此圖由Ansys公司的ansoftdesigner仿真得到。源端的電壓擺幅接收端的電壓擺幅短樁模擬短樁Page312.仿真與案例分析2.1.3短樁所產(chǎn)生的反射Page322.1.4線路中途的容性負(fù)載反射2.仿真與案例分析一般在過孔、焊盤、封裝連線等部分中均有集總電容負(fù)載效應(yīng)，所采用輸入信號上升時間為400ps，電容值分別設(shè)置為1.2pf到2.8pf參掃，步進(jìn)為0.4pf，即分別為上升時間的3倍，4倍，7倍。分析結(jié)論：反射噪聲電壓擺幅取決于中途電容（PF）與信號上升沿tr(ns)的相對關(guān)系，當(dāng)中途電容（pF）≤4倍上升沿tr（ns）時反射電壓擺幅可控制在信號幅度的10%左右，此圖Ansys公司的AnsoftSiwave仿真得到。容性或感性容性情況感性情況容性情況造成的電壓擺幅接收端發(fā)生了延遲Page322.1.4線路中途的容性負(fù)載反射2.仿真與案Page332.1.5線路中途感性突變引起的反射分析結(jié)論：反射噪聲電壓擺幅取決于突變電感（nH）與信號上升沿tr(ns)的相對關(guān)系，當(dāng)突變電感（ns）≤0.2×Z0×上升時間tr(ns)時，反射噪聲電壓擺幅可控制在信號幅度的10%左右。此圖Ansys公司的AnsoftSiwave仿真得到。2.仿真與案例分析感性情況造成的電壓擺幅接收端發(fā)生了延遲為研究感性對信號產(chǎn)生的影響，所采用輸入信號上升時間為400ps，電感值分別設(shè)置為4nH到12nH參掃，步進(jìn)為4nH。Page332.1.5線路中途感性突變引起的反射分析結(jié)論：Page34動態(tài)線靜態(tài)線當(dāng)動態(tài)線上傳輸3.3v信號的攻擊線時，靜態(tài)線上會收到噪聲，當(dāng)動態(tài)線和靜態(tài)線離的越近，反應(yīng)到靜態(tài)線的串?dāng)_就越大。此圖Ansys公司的AnsoftHFSS仿真得到。2.2串?dāng)_案例分析2.仿真與案例分析噪聲電壓兩條傳輸線的串?dāng)_Page34動態(tài)線靜態(tài)線當(dāng)動態(tài)線上傳輸3.3v信號的攻Page35優(yōu)化后2.仿真與案例分析本例中采用一塊PCB版圖中的兩條時鐘線進(jìn)行仿真分析，在優(yōu)化前，兩條時鐘線相距較近，通過優(yōu)化將兩時鐘線的距離增大。優(yōu)化前的串?dāng)_波形優(yōu)化后的串?dāng)_波形

PCB版圖中走線的串?dāng)_優(yōu)化后，兩走線之間的串?dāng)_明顯降低，并變得平滑，兩根走線之間的串?dāng)_值隨著兩個走線的距離增大而減小，此版圖由Ansys公司的AnostSiwave仿真得到。Page35優(yōu)化后2.仿真與案例分析本例中采用一塊PCPage36電源層地層如果電源層與地層的介質(zhì)厚度變化，會造成電源分配系統(tǒng)（PDS）的阻抗變大，阻抗變大直接造成壓降變大，從而直接送到芯片上的電源管角上的電壓會減小，從而會造成芯片的誤動作，影響電路板的功能。此圖由Ansys公司的AnsoftDesigner仿真得到。介質(zhì)厚度2.3電源完整性案例分析2.仿真與案例分析正常電壓軌道塌陷電壓Page36電源層地層如果電源層與地層的介質(zhì)厚度變化，Page37此案例是時鐘電路設(shè)計不當(dāng)所產(chǎn)生的電磁干擾，由于時鐘的周期性，在遠(yuǎn)場表現(xiàn)為離散的頻譜，EMI超標(biāo)往往是時鐘或時鐘的諧波，此仿真為時鐘對遠(yuǎn)場的EMI貢獻(xiàn)，此圖由Ansys公司的AnsoftSiwave仿真得到。晶振電路設(shè)計不合理2.4電磁干擾案例分析2.仿真與案例分析晶振設(shè)計不當(dāng)造成的電磁干擾Page37此案例是時鐘電路設(shè)計不當(dāng)所產(chǎn)生的電磁干擾，Page38一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計不當(dāng)（屏蔽、濾波、接地不良所致），尤其對于微波類產(chǎn)品影響因素較大，對于高速產(chǎn)品PCB控制基本沒有多大影響，暫可不必考慮。此圖由Ansys公司的AnsoftSiwave仿真得到。在模擬電源部分設(shè)置的3個測量點(diǎn):VA,VB,BC,探測到的噪聲紋波情況:noiseMaximum:31.895mvVAVBVC2.仿真與案例分析電源噪聲所產(chǎn)生的干擾Page38一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計Page392.5插入損耗案例分析-材料玻纖布對SI的影響：materialAdvantagemodifiedmaterialglassstylestandardglassspreadglasslowDkglassprepregstyleinstack-up1080RC65%

2116RC55%

2113RC57%1086RC61%

1067RC70%

1086RC64%1080RC65%

106RC73%

1080RC68%三種不同玻纖布對差損的影響2.仿真與案例分析Page392.5插入損耗案例分析-材料玻纖布對SIPage400.5dBinsertionlossimprovementobservedat15GHzUpto1dBinsertionlossimprovementin8inchtraceforVLPat15GHzRTF、VLP銅箔對SI的影響比較插損（建模仿真）銅箔粗糙度對SI的影響不同銅牙長度所對應(yīng)的銅箔表面的粗糙度2.仿真與案例分析Page400.5dBinsertionlossimpPage41反焊盤從下到上依次為18mil、20mil、22mil、24mil、26mil2.6.1反焊盤大小對損耗的影響2.6插入損耗案例分析-過孔2.仿真與案例分析為分析反焊盤所帶來信號的影響，分別增大反焊盤大小為20mil,22mil,24mil，26mil進(jìn)行研究。阻抗降低分析結(jié)論：

增大反焊盤后導(dǎo)致孔的容性減小，從而使孔阻抗變大，此圖Ansys公司的AnsoftHFSS仿真得到。Page41反焊盤從下到上依次為18mil、20mil、22Page422.6.2鉆孔孔徑大小對損耗的影響從上到下依次為10mil、14mil、18mil鉆咀2.仿真與案例分析為分析增大鉆孔孔徑所所帶來信號的影響，分別增大鉆孔孔徑為10mil,14mil,18mil進(jìn)行研究。分析結(jié)論：

使用小的鉆咀會對信號的差損有較好的貢獻(xiàn)，隨著鉆孔孔徑增大，孔的容性增大，導(dǎo)致空阻抗變小，此圖Ansys公司的AnsoftHFSS仿真得到。阻抗降低Page422.6.2鉆孔孔徑大小對損耗的影響從上到下依次Page432.6.3內(nèi)層焊盤大小對損耗的影響2.仿真與案例分析分析結(jié)論：

增大焊盤會導(dǎo)致孔的容性增大，從而造成阻抗降低，在孔的阻抗在50歐姆誤差5歐姆時，增大焊盤的會導(dǎo)致信號的損耗變大，此圖Ansys公司的AnsoftHFSS仿真得到。為分析增大焊盤所所帶來信號的影響，分別增大內(nèi)層焊盤為19mil,27mil,35mil進(jìn)行研究。Page432.6.3內(nèi)層焊盤大小對損耗的影響2.仿真與Page442.6.4孔壁銅厚對損耗的影響電壓擺幅插入損耗回波損耗分析結(jié)論：

增大孔壁的銅厚對信號影響不大，信號從孔的內(nèi)壁走，故孔內(nèi)壁的粗糙度對信號影響較大，此圖Ansys公司的AnsoftHFSS仿真得到。為分析增大孔壁厚度對信號的影響，分別采用viaplatingratio為20%，40%，60%進(jìn)行研究。2.仿真與案例分析Page442.6.4孔壁銅厚對損耗的影響電壓擺幅插入損耗Page452.仿真與案例分析2.6.5孔偏對信號的影響分析結(jié)論：

對于4層板而言，孔偏3mil對信號的影響，在10Ghz會有0.02db的衰減，隨著層數(shù)的增加衰減會呈增大的趨勢，此圖Ansys公司的AnsoftHFSS仿真得到。為分析鉆孔孔偏對信號的影響，分別正對孔中心，偏離x方向3mil，偏離y方向3mil進(jìn)行仿真分析。阻抗降低Page452.仿真與案例分析2.6.5孔偏對信號的影響Page462.6.6背鉆stub大小對信號的影響Stub=0Stub=3Stub=5Stub=7Stub=9Stub=11Stub=02.仿真與案例分析分析結(jié)論：1.短孔和長孔比較可知，長孔增加了電感效應(yīng)，增加了信號的衰減，因此PCB采用薄的介質(zhì)好些。2.有無stub比較可知，stub增加了電容效應(yīng)，增加了信號的衰減，因此盡量在頂層走線換層，如果中間層換層去掉stub最好。此圖Ansys公司的AnsoftHFSS仿真得到。為分析背鉆stub所帶來信號的影響，所采用保留stub長度分別為，3,5,7,9,11mil,進(jìn)行研究。Page462.6.6背鉆stub大小對信號的影響StubPage472.6.7接地孔對信號的影響

分析結(jié)論：地孔減小了地回流的電感，隨著到過孔相同距離的地孔數(shù)量的增加，電感減?。痪嚯x增大，電感增大。減小了地回流的電感使噪聲幅度減小。此圖Ansys公司的AnsoftHFSS仿真得到。2.仿真與案例分析為分析接地孔對信號的影響，本次仿真采用沒有接地孔，兩個接地孔，八個接地孔來進(jìn)行研究。Page472.6.7接地孔對信號的影響分析結(jié)論P(yáng)age482.7.1線寬與疊構(gòu)變化對差損的影響

height為2mil,width為6.6mil時的差損。height為2mil,width為7.6mil時的差損。height為2mil,width為5.6mil時的差損。width6.6mil,height為2mil時的差損。width6.6mil,height為1.5mil時的差損。width6.6mil,height為2.5mil時的差損。2.7插入損耗案例分析-傳輸線2.仿真與案例分析

分析結(jié)論：在保證50歐姆匹配的傳輸線，保證線寬不變，只改變參考層高度所造成的阻抗變化比參考層不變只改變線寬的變化要大，因而在傳輸線的阻抗控制時，經(jīng)過壓合后的參考層高度這個變量尤為重要，此圖Ansys公司的AnsoftHFSS仿真得到。采用兩種方式對比，1.線寬不變，只改變參考層厚度大小，2.參考層厚度不變，只改變線寬。Page482.7.1線寬與疊構(gòu)變化對差損的影響heigPage49分析結(jié)論：TDR：Case1和case3具有較大的阻抗變化，case2的阻抗變化分布在比較長的范圍內(nèi)，所以整體變動較小。插入損耗：在35Ghz左右，case2出現(xiàn)了諧振點(diǎn)，case1和case3在整個頻段內(nèi)吻合的很好。圖由Ansys公司的DesignerEM仿真得到。2.仿真與案例分析2.7.2差分對不同結(jié)構(gòu)對信號傳輸?shù)挠绊懖罘志€對采用差動傳輸?shù)姆绞?，任何原因造成的相位失配，都會影響差分對的性能，對差分線進(jìn)行補(bǔ)償，選取方法不同，得到的效果也會有很大的差異，現(xiàn)對以下三種繞線方式做分析：Page49分析結(jié)論：TDR：Case1和case3具Page50

信號完整性的許多問題，源自返回路徑設(shè)計不當(dāng)。要認(rèn)真設(shè)計返回路徑的幾何形狀,他會影響特性阻抗和線間的耦合，下圖所采用保留返回路徑3mil,2mil和無返回路徑情況比較。2.8.1參考層缺失對信號的影響2.8插入損耗案例分析-參考層2.仿真與案例分析

分析結(jié)論：由于加大了反焊盤的尺寸，造成信號的參考銅皮缺失，信號的返回路徑缺失后所帶來的直接后果就是信號的差損變大。此圖Ansys公司的AnsoftHFSS仿真得到。Page50信號完整性的許多問題，源自返回路徑設(shè)計不當(dāng)。Page512.8.2參考層缺失對信號的影響2.仿真與案例分析分析結(jié)論：1.地縫的電感效應(yīng)引起的衰減加大，而地縫臨外層走線使衰減更大。2.地縫的臨內(nèi)層走線比地縫臨外層走線的信號完整性好。此圖Ansys公司的AnsoftHFSS仿真得到。Page512.8.2參考層缺失對信號的影響2.仿真與案Page522.8.3分割平面和下面完整平面的距離影響2.仿真與案例分析分析結(jié)論：在縫隙平面下加一層返回路徑平面，由于此平面提供了完整的回流路徑從而提高了信號完整性，隨著平面離縫隙平面越近，信號完整性越高。此圖Ansys公司的AnsoftHFSS仿真得到。Page522.8.3分割平面和下面完整平面的距離影響2.Page53差分反射信號和差分傳輸信號圖11.54傳輸和反射的差分信號穿過返回平面中1in寬間隙時的波形。上升時間100ps?？梢钥闯觯罘中盘柎┻^間隙時失真很小間隙區(qū)域內(nèi)160Ω的差分阻抗大于其他互連90Ω的差分阻抗，引起信號質(zhì)量退化，但仍然是一種均勻傳輸線。此圖Ansys公司的AnsoftHFSS仿真得到。2.8.4差分對參考層缺失對信號的影響2.仿真與案例分析Page53差分反射信號和差分傳輸信號圖11.54傳輸和信號完整性仿真培訓(xùn)分析基礎(chǔ)演講完畢，謝謝觀看！演講完畢，謝謝觀看！信號完整性基礎(chǔ)培訓(xùn)信號完整性基礎(chǔ)培訓(xùn)Page57目錄第一章信號完整性基礎(chǔ)知識第二章案例分析1.1.1時域和頻域1.1.2上升時間1.1.4阻抗1.1.5

S參數(shù)1.2信號完整性的影響因素1.1基本概念1.1.3傳播時間1.2.1反射1.2.2串?dāng)_1.2.3電源完整性1.2.4電磁干擾1.2.5插入損耗2.1反射案例分析2.2串?dāng)_案例分析2.3電源完整性案例分析2.4電磁干擾案例分析2.5插入損耗案例分析Page2目錄第一章信號完整性基礎(chǔ)知識第二章Page58時域：時域是描述數(shù)學(xué)函數(shù)或物理信號對時間的關(guān)系。例如一個信號的時域波形可以表達(dá)信號隨著時間的變化。時域是真實(shí)世界，是惟一實(shí)際存在的域。因?yàn)槲覀兊慕?jīng)歷都是在時域中發(fā)展和驗(yàn)證的，已經(jīng)習(xí)慣于事件按時間的先后順序地發(fā)生。而評估數(shù)字產(chǎn)品的性能時，通常在時域中進(jìn)行分析，因?yàn)楫a(chǎn)品的性能最終就是在時域中測量的。

頻域：自變量是頻率,即橫軸是頻率,縱軸是該頻率信號的幅度,也就是通常說的頻譜圖。頻譜圖描述了信號的頻率結(jié)構(gòu)及頻率與該頻率信號幅度的關(guān)系。1.1基本概念1.1.1時域和頻域1.信號完整性基礎(chǔ)知識時域和頻域的概念Page3時域：時域是描述數(shù)學(xué)函數(shù)或物理信號對時間的關(guān)系。例Page59頻域平面頻域（不顯示負(fù)向變換）信號的時域分析與頻域分析既相互獨(dú)立又密切相關(guān)。可以通過傅里葉變換把它們聯(lián)系起來并互相轉(zhuǎn)換。（不顯示負(fù)向變換）頻域時域時域平面1.信號完整性基礎(chǔ)知識時域和頻域的關(guān)系Page4頻域平面頻域（不顯示負(fù)向變換）信號的時域分析Page60上升時間一般定義為從波形的10%處上升到90%處所需要的時間，也有定義是規(guī)定從20%處到80%處。用完全相同的方式定義下降時間，即從波形的90%處下降到10%處所需要的時間。一個信號周期的時間長度是1/f，其中f是頻率。所以頻率為1MHz(每秒1百萬周期)的正弦波的周期是百萬分之一秒，即1us或者10000ns。這個正弦波的上升時間大約是周期的1/3，即大約是333ns。1.信號完整性基礎(chǔ)知識1.1.2上升時間Page5上升時間一般定義為從波形的10%處上升到90Page611.1.3傳播時間1.信號完整性基礎(chǔ)知識傳播速度=所有的物質(zhì)都有一種特性，叫相對介電系數(shù)（DK），它反映的是物質(zhì)存儲電荷的能力，信號在物質(zhì)中的傳播速度（單位：in/ns）可以按照下式計算：W=走線寬度（mil）H=走線和參考層之間的距離（mil）由公式可知分子永遠(yuǎn)不會比1.0大。信號在微帶線中的傳播速度永遠(yuǎn)不會比在帶狀線（周圍是相同的材料）中慢。公式是從上面是空氣下面是電介質(zhì)材料的簡單微帶線中得出的。如果是嵌入式微帶線，分子要相對大一些（傳播速度要慢一些），但是不會超過1.0這個極限值?！羵鞑r間（帶狀線）傳播時間（微帶線）=目前用于估算微帶線的方法：用周圍是相同電介質(zhì)材料的帶狀線中的傳播時間的變化率來表示微帶線中信號傳播時間。

微帶線與帶狀線的傳播時間Page61.1.3傳播時間1.信號完整性基礎(chǔ)知識傳播速Page62多種原因都可以導(dǎo)致信號時序的不一致。器件本身就可以導(dǎo)致這一點(diǎn)。信號穿過某個器件時，有一個最快時間。每個器件的時間參數(shù)都不相同，而信號傳播時要在電路上穿過多個器件。走線本身也會有傳播延時。但是，在電路和系統(tǒng)中，對于某個特定的時間和位置，要求信號必須一致。電路板設(shè)計者通過走線的長度來控制信號的時序。通過增加走線的長度，可以增加走線的傳播時間。如果我們需要某段走線有一個固定的延時，可以通過調(diào)整走線長度來實(shí)現(xiàn)。通常高速電路設(shè)計人員常說“時序就是一切”。在復(fù)雜電路設(shè)計中，經(jīng)常會有貫穿整個電路的總線信號。在某些情況下，要求這些信號必須完全一致。1.信號完整性基礎(chǔ)知識時序Page7多種原因都可以導(dǎo)致信號時序的不一致。器件本身Page631.1.4阻抗1.信號完整性基礎(chǔ)知識在信號完整性起著重要作用的高速數(shù)字系統(tǒng)中，常把信號成為變化的電壓或者電流。我們把阻抗定義為電壓與電流之比，通常用大寫字母Z表示阻抗。Z=V/I這個定義，始終都是正確的，且式子中的電壓、電流和互連線的阻抗這三個基本參量的相互影響決定了所有的信號完整性效應(yīng)。用阻抗描述信號完整性：任何阻抗突變都會引起電壓信號的反射和失真，這使信號質(zhì)量會出現(xiàn)問題。信號的串?dāng)_是由兩條相鄰信號線條（包括其返回路徑）之間的電場和磁場的耦合引起的，信號線間的互耦電容和互耦電感產(chǎn)生的阻抗決定了耦合電流的值。電源軌道塌陷實(shí)際上與電流分布系統(tǒng)（PDS）的阻抗有關(guān)。系統(tǒng)中必然流動著一定的電流量以供給所有的芯片，并且由于在電源和地之間存在著阻抗，所以當(dāng)芯片電流切換時，就會形成壓降。這個壓降意味著電流軌道和地軌道從正常值下塌陷。最大的EMI根源是流經(jīng)外部電纜的共模電流，此地平面上返回路徑的阻抗越大，電壓降即地彈就越大，由它再激起輻射電流。減少電纜電磁干擾的最常用的方法是在電纜周圍使用鐵氧體扼流圈，這主要是為了增大共模電流所受到的阻抗，從而減少共模電流。Page81.1.4阻抗1.信號完整性基礎(chǔ)知識在信號Page64Page9Page65信號路徑返回路徑VsignalVsignal1.信號完整性基礎(chǔ)知識圖中微帶線電流分布。兩線間距分別為5mil、15mil。圖中明亮的顏色表示較高的電流密度，右圖為Ansys公司的AnosftQ2D仿真得到1.1.4.1傳輸線的阻抗Page10信號路徑返回路徑VsignalVsignal1.Page66

信號在傳輸線的傳播實(shí)際上是信號路徑與返回路徑之間的電容在不停地充電！信號受到的瞬態(tài)阻抗就是信號電壓V與電流I的比值瞬態(tài)阻抗1.信號完整性基礎(chǔ)知識信號每走一步就使一個電容充上電設(shè)步長為△x，每個小電容的大小C就是傳輸線單位長度的電容量CL與步長△x的乘積：信號在導(dǎo)線上傳播時,電流I是一個常量：材料的介電常數(shù)瞬態(tài)阻抗信號的速度信號的電壓Page11信號在傳輸線的傳播實(shí)際上是信號路徑與返回路Page67

特性阻抗對于均勻傳輸線，當(dāng)信號在上面?zhèn)鞑r，在任何一處受到的瞬態(tài)阻抗都是相同的。在瞬態(tài)阻抗不變時，我們將其稱為特性阻抗，特性阻抗在數(shù)值上與瞬態(tài)阻抗相等，它是傳輸線的固有屬性，且僅與材料特性、介電常數(shù)和單位長度電容量有關(guān)，而與傳輸線長度無關(guān)。無損傳輸線特性阻抗計算公式：影響LC的因素必然影響特性阻抗1.信號完整性基礎(chǔ)知識如果線寬增加，單位長度電容就增加，相應(yīng)的特性阻抗就下降；如果介質(zhì)厚度增加，單位長度電容就減小，相應(yīng)的特性阻抗就增大。Page12特性阻抗對于均勻傳輸線，當(dāng)信號在上面?zhèn)鱌age681.1.4.2過孔阻抗1.信號完整性基礎(chǔ)知識TheparasiticcapacitanceTheparasiticinductanceD1:ThePadDiameterD2:TheAnti_padDiameterH:TheheightofviaD:ThediameteroftheviaPage131.1.4.2過孔阻抗1.信號完整性基礎(chǔ)知識Page691.信號完整性基礎(chǔ)知識

差分對是指一對存在耦合的傳輸線，差分信號的傳輸是利用兩個輸出驅(qū)動來驅(qū)動兩條傳輸線。一根攜帶信號，另一根攜帶它的互補(bǔ)信號。所需要的信號線就是兩條傳輸線上的電壓差，它攜帶者傳輸信息。差分信號共模信號1.1.4.3差分對Page141.信號完整性基礎(chǔ)知識差分對是指一對Page70構(gòu)成一個差分對只需兩條傳輸線，每條線都是簡單的單端傳輸線。兩條線合起來稱之為是一個差分對。理論上說，任何兩條傳輸線都可以構(gòu)成一個差分對。如同單端傳輸線，差分對傳輸線也存在多種橫截面形狀，理論上，任意兩條傳輸線都構(gòu)成差分對。但五四種特性將會優(yōu)化大帶寬差分信號的傳輸性能。共面線邊緣耦合差分微帶線邊緣耦合差分帶狀線1.差分對最重要的性質(zhì)就是它的橫截面積是恒定不變的，而且對差分信號有一個恒定的阻抗。這些特性將會保證反射和失真達(dá)到最小。2.差分對每根線上的時延是相同的，從而確保了差分信號邊沿的陡峭，兩條傳輸線上任何時延差或錯位（skew）都會使差分信號變成共模信號。3.兩條傳輸線要完全相同，線的寬度和兩條線間的介質(zhì)間距也完全相同。這種特性叫對稱性。4.差分對的兩條線間沒有耦合，導(dǎo)致對抗噪聲能力下降。與單端相比，線間耦合程度越強(qiáng)，差分信號就越不容易受到突變和非理想情況的影響總結(jié)四點(diǎn)：等長/等截面；對稱/強(qiáng)耦合。1.信號完整性基礎(chǔ)知識差分對特性Page15構(gòu)成一個差分對只需兩條傳輸線，每條線都是簡單的單Page711.信號完整性基礎(chǔ)知識差分信號感受到的阻抗，即差分阻抗,電壓與電流的比。假設(shè)差分對兩條線間不存在耦合(一種理想的假設(shè)，實(shí)際并不存在)。為了使耦合降到最小，假定兩條線足夠遠(yuǎn)，例如，線間距至少有線寬的2倍。每條線的單端特性阻抗Z0為50Ω。流經(jīng)信號傳輸線與返回路徑之間的電流為：差分阻抗左圖為當(dāng)兩線間距逐漸減小時，帶狀線差分阻抗變化。導(dǎo)線材料為FR4、線寬5mil、特性阻抗50Ω。Ansoft的SI2D仿真右圖為當(dāng)隨著信號線與返回平面間距的增加，邊緣耦合微帶線的單端阻抗與差分阻抗的變化情況。圖中微帶線寬5mil，兩線間距為5mil。用Ansoft的SI2D仿真Page161.信號完整性基礎(chǔ)知識差分信號感受到的阻Page72通道上的每一個節(jié)點(diǎn)都會造成損耗，損耗受控是一個真正的挑戰(zhàn)。介質(zhì)損耗導(dǎo)體損耗趨膚效應(yīng)1.介質(zhì)損耗的斜率比導(dǎo)體損耗大2.當(dāng)5Ghz之后介質(zhì)損耗將占據(jù)主導(dǎo)3.應(yīng)對趨膚效應(yīng)將導(dǎo)致成本急劇上升1.信號完整性基礎(chǔ)知識通道中的損耗1.1.5有損傳輸線Page17通道上的每一個節(jié)點(diǎn)都會造成損耗，損耗受控Page731.信號完整性基礎(chǔ)知識邊沿快速變化的信號經(jīng)過一段長傳輸線之后，輸出信號的上升邊將變長。上升邊為80ps的信號在FR4(最常用的玻璃纖維PCB板)上經(jīng)過10in長、50Ω的傳輸線仿真圖。右圖可知，1.有耗傳輸線的輸出波形上升沿變緩以及幅值衰減。2.對于FR4介質(zhì)，傳輸線上升沿可近似認(rèn)為以11.6ps/in速度惡化。此圖由Ansys公司的ansoftdesigner仿真得到。接收上升時間為0.173ns輸入上升時間為0.08ns

有損傳輸線對信號的影響Page181.信號完整性基礎(chǔ)知識邊沿快速變化的信Page74分析結(jié)論：為了保證輸出信號的上升沿不退化25%，即輸出延時100ps左右，由圖可知4inch長線滿足要求，由此可得出，有耗傳輸線帶寬對應(yīng)的上升沿必須小于輸出信號上升沿的50%。此圖由Ansys公司的ansoftdesigner仿真得到。1.信號完整性基礎(chǔ)知識無損耗傳輸線只考慮導(dǎo)體損耗導(dǎo)體損耗和介質(zhì)損耗為分析為了保證輸出信號的上升沿不明顯退化時的有耗傳輸線長度，所采用50歐姆傳輸線，傳輸線的長度所采用4inch,8inch,12inch，16inch,輸入信號采用80ps，仿真出接收端的波形。4inch，106ps8inch,169ps12inch,252ps16inch,348ps

選擇多長的傳輸線可保證信號上升沿不明顯退化Page19分析結(jié)論：為了保證輸出信號的上升沿不退Page751.信號完整性基礎(chǔ)知識此圖由Ansys公司的ansoftdesigner仿真得到。有損傳輸線長度增加對信號的影響Page201.信號完整性基礎(chǔ)知識此圖由Ansys公司的aPage761.1.6S參數(shù)1.信號完整性基礎(chǔ)知識S參數(shù)是描述一個器件或者一個系統(tǒng)的性能指標(biāo)。主要來描述：1.器件的線性模型，可以通過測試來對器件建模。2.反應(yīng)器件（系統(tǒng)）在不同頻率下和阻抗端接情況下的工作性能。3.通過計算對器件進(jìn)行匹配，阻抗變化等處理。S-參數(shù)是一種頻域技術(shù)，但其原理和公式也適于時域?；ミB信息全包含在S-參數(shù)中。如下的2端口互連線(信號及返回路徑)為待測元器件(DUT)。Page211.1.6S參數(shù)1.信號完整性基礎(chǔ)知識S參數(shù)Page771.信號完整性基礎(chǔ)知識1.2信號完整性的影響因素信號完整性影響因素主要引起原因管控內(nèi)容具體影響因素反射阻抗不匹配線阻抗銅箔厚度材料的DK值線寬、線缺口，線路的均勻性等介質(zhì)厚度（PP,玻纖）表面處理孔阻抗鉆孔孔徑內(nèi)外層焊盤內(nèi)層反焊盤淚滴背鉆（stub）串?dāng)_線距，信號返回路徑線距與參考層線距層偏（相鄰與整體層偏）反焊盤之間的通橋板邊的內(nèi)層銅皮電源完整性電源分配系統(tǒng)（PDS）阻抗變化電源層與地層的介質(zhì)厚度相鄰電源與地分配層面的介質(zhì)厚度電磁干擾客戶設(shè)計不當(dāng)//Page221.信號完整性基礎(chǔ)知識1.2信號完整性的影Page78信號完整性影響因素主要引起原因管控內(nèi)容具體影響因素插入損耗阻抗不匹配線阻抗銅箔厚度材料的DK值線寬、線缺口，線路的均勻性等介質(zhì)厚度（PP,玻纖）表面處理孔阻抗鉆孔孔徑內(nèi)外層焊盤內(nèi)層反焊盤淚滴背鉆（stub）線距，信號返回路徑線距與參考層線距層偏（相鄰與整體層偏）反焊盤之間的通橋板邊的內(nèi)層銅皮材料銅箔銅箔粗糙度（銅牙長度及棕化和黑化）板材材料DF值1.信號完整性基礎(chǔ)知識Page23信號完整性影響因素主要引起原因管控內(nèi)容具體影響因Page791.信號完整性基礎(chǔ)知識1.2.1反射信號在傳輸過程中會感受到傳輸線的瞬態(tài)阻抗，傳輸線上的阻抗發(fā)生改變（線寬變化，結(jié)構(gòu)變化等），一部分信號將被反射，反射所帶來的過沖、下沖會造成系統(tǒng)工作的不穩(wěn)定。源電壓為1V，內(nèi)阻17Ω，分析通過特性阻抗為50Ω、傳輸時延為1ns的負(fù)載開路傳輸線的兩端電壓。此圖由Ansys公司的ansoftdesigner仿真得到。Page241.信號完整性基礎(chǔ)知識1.2.1反射信Page80當(dāng)兩個網(wǎng)絡(luò)靠近時，一個網(wǎng)絡(luò)的電流變化會引起另外一個網(wǎng)絡(luò)的電流變化，即產(chǎn)生串?dāng)_。也就是兩個網(wǎng)絡(luò)之間的電磁場耦合產(chǎn)生。串?dāng)_只在上升、下降沿電流變化時產(chǎn)生。磁場電場串?dāng)_實(shí)測信號在PCB設(shè)計和加工上的主要措施：增大信號線的間距、減少信號線到平面層的距離、減少信號平行長度。因此，PCB加工中對層疊調(diào)整時需要注意控制相關(guān)要素的調(diào)整量，特別要注意兩個相鄰信號層之間的介質(zhì)厚度調(diào)整幅度。否則，串?dāng)_很容易產(chǎn)生。1.信號完整性基礎(chǔ)知識1.2.2串?dāng)_Page25當(dāng)兩個網(wǎng)絡(luò)靠近時，一個網(wǎng)絡(luò)的電流變化會引起Page811.2.3電源完整性

當(dāng)大量芯片內(nèi)的電路輸出級同時動作時，會產(chǎn)生較大的瞬態(tài)電流，這時由于供電線路上的電阻電感的影響，電源線上和地線上電壓就會波動和變化。電源完整性定義：3.信號完整性的影響因素與案例引起電源完整性的因素有很多，但是主要來源于客戶的設(shè)計不當(dāng)（去耦電容的設(shè)計不當(dāng)?shù)龋?，對于PCB生產(chǎn)，只要嚴(yán)格管控電源層與相鄰地層之間的介質(zhì)厚度即可。造成電源不穩(wěn)定的根源主要在于三個方面：芯片在高速開關(guān)狀態(tài)下產(chǎn)生的瞬態(tài)交變電流過大，使得電源無法實(shí)時響應(yīng)負(fù)載對電流需求的快速變化，使得為了提供電荷而引起的電壓波動。電流路徑上存在寄生電感，電感的存在造成高頻處的阻抗增加，造成電壓波動。噪聲電流或返回電流路徑突變而產(chǎn)生的垂直電流所激勵出的共振模式。Page261.2.3電源完整性當(dāng)大量芯片內(nèi)的電路Page82

一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計不當(dāng)（屏蔽、濾波、接地不良所致），尤其對于微波類產(chǎn)品影響因素較大，對于高速產(chǎn)品PCB控制基本沒有多大影響，暫可不必考慮。電磁干擾（ElectromagneticInterference)，是指任何可能引起裝置、設(shè)備或系統(tǒng)性能降低的電磁現(xiàn)象，電磁騷擾會引起設(shè)備、傳輸通道或系統(tǒng)性能的下降，電磁干擾根據(jù)傳播路徑可以分為以下兩種：1.2.4電磁干擾3.信號完整性的影響因素與案例傳導(dǎo)干擾，例如導(dǎo)線傳輸、電容耦合、電感耦合，高速電路中如果電路設(shè)計的不合理也會造成傳到干擾產(chǎn)生。輻射，以空間電磁波的形式通過空間傳輸?shù)尿}擾。在高速PCB及系統(tǒng)設(shè)計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)。Page27一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計Page831.信號完整性基礎(chǔ)知識1.2.5插入損耗

指在傳輸系統(tǒng)的某處由于原件或者器件的插入而發(fā)生的負(fù)載功率的損耗，它表示原件或器件插入前所接到的功率插入后同一負(fù)載所接收到的功率以分貝（db）為單位的比值。（Pout表示輸出光功率，Pin表示輸入光功率，單位為dB）功率輸入功率輸出傳輸中所造成的損耗IL

造成信號差損的因素有很多，信號反射、串?dāng)_、電源完整性等都會對信號的差損造成影響。Page281.信號完整性基礎(chǔ)知識1.2.5插入損耗Page84雖然常用到的源內(nèi)阻情況下可以認(rèn)為td≤20%TR時，反射噪聲電壓擺幅可控制在信號幅度的10%左右，可以不考慮匹配,若一個上升時間為100ps的信號，如果按FR4材料傳輸，經(jīng)估算信號線只要小于120mil即不考慮是傳輸線，然而現(xiàn)實(shí)情況并不如此。此圖由Ansys公司的ansoftdesigner仿真得到。圖中m1到m4分別標(biāo)記于參數(shù)td為0.16ns、0.12ns、0.08ns和0.04ns的負(fù)載端波形，此時傳輸時延為信號上升沿TR的40%、30%、20%、10%,可知振蕩幅度隨td增大而增大。2.仿真與案例分析2.1.1傳輸線的臨界長度2.1反射案例分析電壓擺幅Page29雖然常用到的源內(nèi)阻情況下可以認(rèn)為td≤20Page852.仿真與案例分析2.1.2阻抗突變所產(chǎn)生的反射

1.傳輸線特性阻抗的突變引起信號振蕩，反射噪聲電壓搖擺于突變的傳輸線特性阻抗有關(guān)，擺幅造成特性阻抗偏差減小而降低。

2.反射噪聲電壓擺幅取決于突變傳輸線時延td與上升沿tr的相對關(guān)系，在突變阻抗±50%處，可當(dāng)時延td≤20%tr時，反射噪聲電壓擺幅可控制在信號幅度的10%左右。此圖由Ansys公司的ansoftdesigner仿真得到。為研究短串接傳輸線長度及特性阻抗突變對信號的影響，輸入信號上升時間為400ps,特性阻抗從25歐姆到70歐姆參掃，歩長25歐姆，傳輸線延時從0ns到0.16ns，歩長為0.04ns（即分別為上升時間的10%，20%，40%）。阻抗變化所造成的源端的電壓擺幅阻抗變化所造成的接收端的電壓擺幅分析結(jié)論：Page302.仿真與案例分析2.1.2阻抗突變所產(chǎn)生的Page862.仿真與案例分析2.1.3短樁所產(chǎn)生的反射一般PCB或封裝工藝中留有分支很短的短樁殘留，為研究其對信號的影響，所采用輸入信號上升時間為400ps，短樁的特性阻抗為50歐姆，其延時分別為信號上升時間的10%，20%，40%即分別為0.04ns,0.08ns,0.16ns。反射噪聲電壓擺幅取決于短樁線傳輸時延td與上升沿tr的相對關(guān)系，當(dāng)時沿td≤20%tr時反射噪聲電壓擺幅可控制在信號幅度的10%左右。此圖由Ansys公司的ansoftdesigner仿真得到。源端的電壓擺幅接收端的電壓擺幅短樁模擬短樁Page312.仿真與案例分析2.1.3短樁所產(chǎn)生的反射Page872.1.4線路中途的容性負(fù)載反射2.仿真與案例分析一般在過孔、焊盤、封裝連線等部分中均有集總電容負(fù)載效應(yīng)，所采用輸入信號上升時間為400ps，電容值分別設(shè)置為1.2pf到2.8pf參掃，步進(jìn)為0.4pf，即分別為上升時間的3倍，4倍，7倍。分析結(jié)論：反射噪聲電壓擺幅取決于中途電容（PF）與信號上升沿tr(ns)的相對關(guān)系，當(dāng)中途電容（pF）≤4倍上升沿tr（ns）時反射電壓擺幅可控制在信號幅度的10%左右，此圖Ansys公司的AnsoftSiwave仿真得到。容性或感性容性情況感性情況容性情況造成的電壓擺幅接收端發(fā)生了延遲Page322.1.4線路中途的容性負(fù)載反射2.仿真與案Page882.1.5線路中途感性突變引起的反射分析結(jié)論：反射噪聲電壓擺幅取決于突變電感（nH）與信號上升沿tr(ns)的相對關(guān)系，當(dāng)突變電感（ns）≤0.2×Z0×上升時間tr(ns)時，反射噪聲電壓擺幅可控制在信號幅度的10%左右。此圖Ansys公司的AnsoftSiwave仿真得到。2.仿真與案例分析感性情況造成的電壓擺幅接收端發(fā)生了延遲為研究感性對信號產(chǎn)生的影響，所采用輸入信號上升時間為400ps，電感值分別設(shè)置為4nH到12nH參掃，步進(jìn)為4nH。Page332.1.5線路中途感性突變引起的反射分析結(jié)論：Page89動態(tài)線靜態(tài)線當(dāng)動態(tài)線上傳輸3.3v信號的攻擊線時，靜態(tài)線上會收到噪聲，當(dāng)動態(tài)線和靜態(tài)線離的越近，反應(yīng)到靜態(tài)線的串?dāng)_就越大。此圖Ansys公司的AnsoftHFSS仿真得到。2.2串?dāng)_案例分析2.仿真與案例分析噪聲電壓兩條傳輸線的串?dāng)_Page34動態(tài)線靜態(tài)線當(dāng)動態(tài)線上傳輸3.3v信號的攻Page90優(yōu)化后2.仿真與案例分析本例中采用一塊PCB版圖中的兩條時鐘線進(jìn)行仿真分析，在優(yōu)化前，兩條時鐘線相距較近，通過優(yōu)化將兩時鐘線的距離增大。優(yōu)化前的串?dāng)_波形優(yōu)化后的串?dāng)_波形

PCB版圖中走線的串?dāng)_優(yōu)化后，兩走線之間的串?dāng)_明顯降低，并變得平滑，兩根走線之間的串?dāng)_值隨著兩個走線的距離增大而減小，此版圖由Ansys公司的AnostSiwave仿真得到。Page35優(yōu)化后2.仿真與案例分析本例中采用一塊PCPage91電源層地層如果電源層與地層的介質(zhì)厚度變化，會造成電源分配系統(tǒng)（PDS）的阻抗變大，阻抗變大直接造成壓降變大，從而直接送到芯片上的電源管角上的電壓會減小，從而會造成芯片的誤動作，影響電路板的功能。此圖由Ansys公司的AnsoftDesigner仿真得到。介質(zhì)厚度2.3電源完整性案例分析2.仿真與案例分析正常電壓軌道塌陷電壓Page36電源層地層如果電源層與地層的介質(zhì)厚度變化，Page92此案例是時鐘電路設(shè)計不當(dāng)所產(chǎn)生的電磁干擾，由于時鐘的周期性，在遠(yuǎn)場表現(xiàn)為離散的頻譜，EMI超標(biāo)往往是時鐘或時鐘的諧波，此仿真為時鐘對遠(yuǎn)場的EMI貢獻(xiàn)，此圖由Ansys公司的AnsoftSiwave仿真得到。晶振電路設(shè)計不合理2.4電磁干擾案例分析2.仿真與案例分析晶振設(shè)計不當(dāng)造成的電磁干擾Page37此案例是時鐘電路設(shè)計不當(dāng)所產(chǎn)生的電磁干擾，Page93一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計不當(dāng)（屏蔽、濾波、接地不良所致），尤其對于微波類產(chǎn)品影響因素較大，對于高速產(chǎn)品PCB控制基本沒有多大影響，暫可不必考慮。此圖由Ansys公司的AnsoftSiwave仿真得到。在模擬電源部分設(shè)置的3個測量點(diǎn):VA,VB,BC,探測到的噪聲紋波情況:noiseMaximum:31.895mvVAVBVC2.仿真與案例分析電源噪聲所產(chǎn)生的干擾Page38一般產(chǎn)品出現(xiàn)電磁干擾問題主要是來自客戶設(shè)計Page942.5插入損耗案例分析-材料玻纖布對SI的影響：materialAdvantagemodifiedmaterialglassstylestandardglassspreadglasslowDkglassprepregstyleinstack-up1080RC65%

2116RC55%

2113RC57%1086RC61%

1067RC70%

1086RC64%1080RC65%

106RC73%

1080RC68%三種不同玻纖布對差損的影響2.仿真與案例分析Page392.5插入損耗案例分析-材料玻纖布對SIPage950.5dBinsertionlossimprovementobservedat15GHzUpto1dBinsertionlossimprovementin8inchtraceforVLPat15GHzRTF、VLP銅箔對SI的影響比較插損（建模仿真）銅箔粗糙度對SI的影響不同銅牙長度所對應(yīng)的銅箔表面的粗糙度2.仿真與案例分析Page400.5dBinsertionlossimpPage96反焊盤從下到上依次為18mil、20mil、22mil、24mil、26mil2.6.1反焊盤大小對損耗的影響2.6插入損耗案例分析-過孔2.仿真與案例分析為分析反焊盤所帶來信號的影響，分別增大反焊盤大小為20mil,22mil,24mil，26mil進(jìn)行研究。阻抗降低分析結(jié)論：

增大反焊盤后導(dǎo)致孔的容性減小，從而使孔阻抗變大，此圖Ansys公司的AnsoftHFSS仿真得到。Page41反焊盤從下到上依次為18mil、20mil、22Page972.6.2鉆孔孔徑大小對損耗的影響從上到下依次為10mil、14mil、18mil鉆咀2.仿真與案例分析為分析增大鉆孔孔徑所所帶來信號的影響，分別增大鉆孔孔徑為10mil,14mil,18mil進(jìn)行研究。分析結(jié)論：

使用小的鉆咀會對信號的差損有較好的貢獻(xiàn)，隨著鉆孔孔徑增大，孔的容性增大，導(dǎo)致空阻抗變小，此圖Ansys公司的AnsoftHFSS仿真得到。阻抗降低Page422.6.2鉆孔孔徑大小對損耗的影響從上到下依次Page982.6.3內(nèi)層焊盤大小對損耗的影響2.仿真與案例分析分析結(jié)論：