微處理器及系統(tǒng)

關(guān)于微處理器及系統(tǒng)第一頁，共九十頁，2022年，8月28日系統(tǒng)主要組成:8086／8088由兩個獨(dú)立的處理部件組成：執(zhí)行部件EU(ExecutionUnit)和總線接口部件BIU(BusInterfaceUnit)設(shè)置了指令預(yù)取隊列，支持以流水方式執(zhí)行指令

主要性能指標(biāo):處理器字長:處理8位或16位的數(shù)據(jù),時鐘頻率為4~8MHz

直接尋址的存儲空間為1M字節(jié)（220）中斷源為256級，包括內(nèi)部軟件和外部硬件中斷支持最小方式（單CPU）和最大方式（多CPU）工作）獨(dú)立的I/O端口地址尋址方式:I/O端口有64K個

2.18086處理器第二頁，共九十頁，2022年，8月28日1.2微處理器內(nèi)部結(jié)構(gòu)第三頁，共九十頁，2022年，8月28日BIU完成內(nèi)外信息交換，即：①取指令②傳送數(shù)據(jù)③形成物理地址EU執(zhí)行全部指令，即：①指令譯碼②執(zhí)行指令③向BIU傳送偏移地址信息④管理通用寄存器和標(biāo)志寄存器1.

BIU與EU的主要功能第四頁，共九十頁，2022年，8月28日BIU和EU并行操作示意圖BIU取指令1

取指令2取指令3取指令4取指令5取指令6EU等待等待執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4第五頁，共九十頁，2022年，8月28日2.物理地址怎樣形成?物理地址=段地址x16+偏移地址例:CS=FA00H,IP=0300H物理地址=FA000H+0300H =FA300H(邏輯地址:程序員使用的地址)第六頁，共九十頁，2022年，8月28日CS=FA00H,IP=0300H物理地址=FA000H+0300H=FA300H代碼段數(shù)據(jù)段堆棧段附加段FA000H(?)0300H第七頁，共九十頁，2022年，8月28日通用寄存器

1.數(shù)據(jù)寄存器AX,BX,CX,DX

AX作為累加器,在字(AL,AH字節(jié))乘,除法運(yùn)算中存放結(jié)果,I/O指令中傳送數(shù)據(jù).BX作為基址寄存器,CX作為計數(shù)寄存器(如循環(huán)、串操作)DX作為數(shù)據(jù)寄存器2.地址指針寄存器SP,BP

SP:堆棧指針寄存器,BP:基址指針寄存器3.變址寄存器SI,DI

SI:源變址寄存器,DI:目的變址寄存器段寄存器CS,DS,SS,ESCS:代碼段寄存器DS:數(shù)據(jù)段寄存器SS:堆棧段寄存器ES:附加段寄存器3.8086/8088內(nèi)部寄存器8位寄存器名16位寄存器名累加器AX基址BX計數(shù)器CX數(shù)據(jù)DX棧指針基址指針目標(biāo)變址源變址指令指針標(biāo)志代碼段數(shù)據(jù)段堆棧段附加段SIDIBPSPDHDLCHCLBHBLAHALFLAGSIPFSGSESSSDSCS第八頁，共九十頁，2022年，8月28日指令指針寄存器IP

存放預(yù)取指令的偏移地址.標(biāo)志寄存器LAGS記錄算術(shù)和邏輯運(yùn)算的一些狀態(tài)標(biāo)志.8086/8088內(nèi)部寄存器1.控制標(biāo)志(3個):DF,IF,TFDF(directionflag):方向標(biāo)志.IF(interruptenableflag):中斷允許標(biāo)志TF(trapflag):跟蹤(陷阱)標(biāo)志第九頁，共九十頁，2022年，8月28日CF進(jìn)位標(biāo)志（CarryFlag）：有進(jìn)/借位為1，無進(jìn)借位為0。另循環(huán)指令也使CF=1。AF

輔助進(jìn)位標(biāo)志（AuxiliaryCarryFlag）：低4位向高位有進(jìn)/借位（即第3位向第4位進(jìn)位）為1，否則AF=0。PF

奇偶標(biāo)志（ParityFlag）：運(yùn)算結(jié)果若低8位所含1的個數(shù)為偶數(shù)，則PF=1，否則PF=0。ZF

全零標(biāo)志（ZeroFlag）：當(dāng)運(yùn)算結(jié)果使有效位數(shù)的各位全為零時ZF=1，否則ZF=0。SF

符號標(biāo)志（SignFalg）：當(dāng)運(yùn)算結(jié)果為負(fù)時SF=1，否則SF=0。SF的值就是有符號數(shù)的最高位(符號位)。OF溢出標(biāo)志（OverflowFlag）：當(dāng)運(yùn)算結(jié)果超出了機(jī)器所能表示的范圍時，則OF=1，表示溢出，否則OF=0。

狀態(tài)標(biāo)志(6個)第十頁，共九十頁，2022年，8月28日

4.8086/8088工作模式最小模式：指在系統(tǒng)中只有一個微處理器，系統(tǒng)中的所有總線控制信號都直接由8086/8088產(chǎn)生，因此整個系統(tǒng)中的控制線路最簡單，對應(yīng)這種工作模式稱為最小模式。最大模式：是相對于最小模式而言的，指系統(tǒng)中含有兩個或兩個以上微處理器，其中一個就是8086/8088為主處理器，其它都是協(xié)處理器。在8086/8088系統(tǒng)中與其配合的協(xié)處理器有數(shù)值運(yùn)算協(xié)處理器8087和輸入輸出協(xié)處理器8089。處理器的最小定時單位，它由主頻決定。模式由硬件決定:

CPU引腳MN/MX_為“1”高電平,在最小模式; 為“0”電平,在最大模式.第十一頁，共九十頁，2022年，8月28日8284CLKRESETREADYMN/MXALEDENRDT/RIO/MWRRDHOLDHLDAIO/MINTRINTA地址鎖存器數(shù)據(jù)收發(fā)器控制總線數(shù)據(jù)總線地址總線+5VA.8086/8088最小模式第十二頁，共九十頁，2022年，8月28日8284CLKRESETREADYMN/MXA19~A8S0地址鎖存器數(shù)據(jù)收發(fā)器控制總線數(shù)據(jù)總線地址總線8288總線控制器S1S2AD7~AD0B.8086/8088最大模式第十三頁，共九十頁，2022年，8月28日5.8086/8088引腳信號80868088第十四頁，共九十頁，2022年，8月28日引腳含義NMI為硬件中斷源中不可屏蔽中斷輸入信號，上升沿有效。INTR為硬件中斷源中可屏蔽中斷的輸入信號，高電平有效。所有外部調(diào)設(shè)備的中斷源均接至中斷控制器，通過中斷控制器輸出再接入INTR引腳。實現(xiàn)中斷管理A19/S6~A16/S3:地址/狀態(tài)復(fù)用輸出線。第十五頁，共九十頁，2022年，8月28日S0~S7含義S7未定義S6始終為低S5與標(biāo)志寄存器中的中斷允許標(biāo)志IF一致。S4、S3表示使用的段寄存器S2-、S1-、S0-組合確定最大模式下總線操作類型(見P13)第十六頁，共九十頁，2022年，8月28日QS1和QS0含義

QS1和QS0在最大模式下表示指令隊列的使用情況第十七頁，共九十頁，2022年，8月28日最小模式總線操作第十八頁，共九十頁，2022年，8月28日最大模式總線操作類型S2S1S0通過8288產(chǎn)生的信號具體操作狀態(tài)有關(guān)指令示例000INTA發(fā)中斷響應(yīng)信號無001IORC讀I/O接口INAL，DX010IOWC，AIOWC寫I/O接口OUTDX，AL011無暫停NOP100MRDC取指令無101MRDC讀內(nèi)存MOVAX，[1234H]110MWTC，AMWC寫內(nèi)存MOV[DI]，CX111無無效狀態(tài)無第十九頁，共九十頁，2022年，8月28日

6.總線周期的概念總線周期：

完成一次總線操作（存儲器或I/O訪問）所需的讀/寫機(jī)器周期。8086/8088一個基本總線周期包括4個時鐘周期的時間。習(xí)慣稱為4個狀態(tài)，分別記為T1、T2、T3和T4狀態(tài)。T1狀態(tài)：輸出地址信息并鎖存。T2狀態(tài)：撤消地址，為傳送數(shù)據(jù)作準(zhǔn)備。T3狀態(tài)：如果外部準(zhǔn)備好，則數(shù)據(jù)穩(wěn)定在總線上。T4狀態(tài)：讀寫總線上的數(shù)據(jù)，總線周期結(jié)束。時鐘周期：微處理器的最小定時單位，它由主頻決定。指令周期：一條指令從取出到執(zhí)行完畢所需要的時間。機(jī)器周期：完成一個獨(dú)立的操作所需時間。第二十頁，共九十頁，2022年，8月28日

8086/8088總線時序（讀）T1T2T3TwT4地址輸出(A19-A16)高：讀內(nèi)存低：讀I/O狀態(tài)輸出（S6—S3）地址輸出(A15-A0)數(shù)據(jù)輸入（D15—D0）BHE輸出S7（無意義）CLKM/IOA19/S6-A16/S3AD15-AD0BHE/S7ALERDDT/RDEN8086最小模式下的讀總線周期第二十一頁，共九十頁，2022年，8月28日

總線時序（寫）8086最小模式下的寫總線周期第二十二頁，共九十頁，2022年，8月28日課堂提問:哪兩種地址合成物理地址?下列合成物理地址是否正確?是發(fā)生在取指令或執(zhí)行指令?1.CS:SP2.DS:DI3.DS:IP4.SS:SP計算下列物理地址:1.1000H:1234H=? 2.A200H:12CFH=? 3.A000H:?=A0123H 4.?:CD21H=32D21H第二十三頁，共九十頁，2022年，8月28日80486微處理器

特點(diǎn)：采用精簡RISC指令技術(shù)芯片含有8K內(nèi)部CACHE芯片含有80387協(xié)處理器采用猝發(fā)式總線技術(shù)性能：外部數(shù)據(jù)、地址總線：32位最大工作頻率：133M流水線：5級邏輯地址空間：64T物理地址空間：4G第二十四頁，共九十頁，2022年，8月28日80486的內(nèi)部結(jié)構(gòu)

寄存器組ALU段控制管理PLA頁控制管理TLBCACHE管理8K浮點(diǎn)運(yùn)算FPU控制部件ROM指令譯碼指令隊列地址驅(qū)動數(shù)據(jù)緩沖數(shù)據(jù)收發(fā)總線控制地址總線數(shù)據(jù)總線控制總線第二十五頁，共九十頁，2022年，8月28日ALU：定點(diǎn)數(shù)運(yùn)算和邏輯運(yùn)算部件（80386）FPU：浮點(diǎn)數(shù)運(yùn)算部件（80387協(xié)處理器）PLA、TLB：面向多用戶（虛地址）的存儲器段管理和頁管理部件CACHE：高速緩存其它與8086/8088部分相同

指令碼流：CACHE（或內(nèi)存）、指令隊列、指令譯碼。物理地址：段址+偏址、由段管理產(chǎn)生線性地址。線性地址由頁管理產(chǎn)生物理地址。數(shù)據(jù)流：CACHE（或內(nèi)存）、直接進(jìn)入運(yùn)算器。80486的內(nèi)部結(jié)構(gòu)

第二十六頁，共九十頁，2022年，8月28日80486寄存器結(jié)構(gòu)第二十七頁，共九十頁，2022年，8月28日寄存器特點(diǎn)1.通用寄存器和標(biāo)志寄存器都擴(kuò)展到32位，在原16位基礎(chǔ)上前面加E。數(shù)據(jù)寄存器可進(jìn)行8位、16位和32位操作。2.段寄存器仍為16位，但增加兩個數(shù)據(jù)段寄存器FS和GS3.增加三個控制寄存器CR0、CR2和CR3（無CR1）。4.系統(tǒng)地址寄存器與80286類似。第二十八頁，共九十頁，2022年，8月28日系統(tǒng)表寄存器GDTR全局描述表寄存器LDTR局部描述表寄存器IDIR中斷描述表寄存器TR任務(wù)寄存器功能：在保護(hù)模式下分別指出對應(yīng)的描述表在存儲器中的起始地址及占存儲單元數(shù)。第二十九頁，共九十頁，2022年，8月28日GDTR與GDT表GDTR長度為48位的寄存器。其中32位用作指出表在存儲器中的基地址，16位為該表所占的主存空間的大小。它們分別被稱為基址字段和邊界字段基址字段邊界字段主存描述符1描述符2描述符N015031GDTRGDT表第三十頁，共九十頁，2022年，8月28日標(biāo)志寄存器VM

虛擬方式位：在保護(hù)方式下，VM=1使80386工作在虛擬8086方式。VM位只能在保護(hù)方式下由IRET指令（當(dāng)前特權(quán)級=0）或在任何特權(quán)級下由任務(wù)切換設(shè)置使VM=1而進(jìn)入虛擬8086方式。RF

恢復(fù)標(biāo)志：RF標(biāo)志位與調(diào)試寄存器的斷點(diǎn)或單步操作一起使用。當(dāng)調(diào)試失敗后，利用RF標(biāo)志（使RF=1）強(qiáng)迫使程序恢復(fù)執(zhí)行，當(dāng)程序順序執(zhí)行時該標(biāo)志位自動清0（RF=0）。第三十一頁，共九十頁，2022年，8月28日2.480386~Pentium三種工作模式

1.實地址模式

系統(tǒng)啟動后，80386/486自動進(jìn)入實地址方式。在此方式下，采用類似于8086的體系結(jié)構(gòu)，80386/486在實地址方式下的主要特點(diǎn)如下：尋址方式、存儲器管理、中斷處理與8086一樣.操作數(shù)默認(rèn)長度為16位，但允許訪問32位寄存器（在指令前加前綴）。不用虛擬地址，最大地址范圍仍限于1MB，只采用分段方式，每段最大64KB。80386的4特權(quán)級，在實地址方式下，程序在最高級0級上執(zhí)行，80386指令集除少數(shù)指令外，絕大多數(shù)指令在實地址方式下都有效。存儲器中保留兩個固定的區(qū)域，一個是初始化程序區(qū)FFFF0H~FFFFFH，另一個為中斷向量表00000H~003FFH。第三十二頁，共九十頁，2022年，8月28日…10000H00000H10000H1F000H1FFFFHF000H段寄存器:CS,SS,DS,ES偏移:(IP,,BP,BX,DI,SI)邏輯地址:1000H:F000H物理地址=1000H*16+F000H=1F000H實地址模式最大地址范圍:1MB每段最大64KB第三十三頁，共九十頁，2022年，8月28日2.保護(hù)地址模式所謂保護(hù)是指在執(zhí)行多任務(wù)操作時，對不同任務(wù)使用的虛擬存儲器空間進(jìn)行完全的隔離，保護(hù)每個任務(wù)順利執(zhí)行。在保護(hù)方式下，80386/486具有如下特點(diǎn)：1．存儲器采用虛擬地址空間、線性地址空間和物理地址空間三種方式來描述。2．強(qiáng)大的尋址空間。在保護(hù)方式下，可以尋址的空間大至64TB（246）（虛擬地址）。3．使用4級保護(hù)功能，可實現(xiàn)程序與程序、用戶與用戶、用戶與操作系統(tǒng)之間的隔離和保護(hù)，為多任務(wù)操作系統(tǒng)提供優(yōu)化支持。4．在保護(hù)方式下，80386/486既可以進(jìn)行16位操作，又可進(jìn)行32位操作。第三十四頁，共九十頁，2022年，8月28日3.虛擬8086方式所謂虛擬8086模式是指一個多任務(wù)的環(huán)境，即模擬多個8086的工作方式。虛擬8086方式的主要特點(diǎn)如下：1．可執(zhí)行原來采用8086書寫的應(yīng)用程序。2．段寄存器的用法與實地址方式一樣。3．可以使用分頁方式，將1MB分為256個頁面，每頁4KB。4．在虛擬8086方式中，應(yīng)用程序在最低特權(quán)級3級上運(yùn)行，因此80386指令系統(tǒng)中的特權(quán)指令不能使用。第三十五頁，共九十頁，2022年，8月28日4.實地址模式與V86模式區(qū)別1．內(nèi)存管理方式不同：實地址方式只采用分段管理，而不采用分頁管理，而虛擬8086方式既分段又分頁。2．存儲空間不同：實地址下的最大尋址空間為1MB，而虛擬8086方式下每個任務(wù)盡管最大1MB，但可以在整個內(nèi)存空間浮動，因此V86方式實際尋址空間為4GB。3．保護(hù)機(jī)制不同：實地址方式下無保護(hù)機(jī)制，而虛擬8086方式既可以運(yùn)行8086程序，又支持多任務(wù)操作，這就解決了80286保護(hù)方式既要維持保護(hù)機(jī)制，又要運(yùn)行8086程序的矛盾。如在Windows下多次雙擊MS-DOS即運(yùn)行多個DOS程序（8086程序）。第三十六頁，共九十頁，2022年，8月28日4.三種地址描述方法1.線性地址空間：指示由段轉(zhuǎn)換得到地址

232字節(jié)=4GB2.物理地址空間：指示實際內(nèi)存地址

232字節(jié)=4GB3.虛擬地址空間：指示通過所有段描述符描述的整個地址空間（包括超出物理地址的部分）

段描述符個數(shù)最大段大小

=214232字節(jié)=246字節(jié)=64TB

第三十七頁，共九十頁，2022年，8月28日

保護(hù)方式下80386物理地址形成分為兩步進(jìn)行,首先將48位邏輯地址轉(zhuǎn)換成32位線性地址，再將32位線性地址轉(zhuǎn)換成32位物理地址。分段：將邏輯地址轉(zhuǎn)換成線性地址的過程稱為分段，由分段部件SU完成。(分段的方法與80286通過描述符尋找段基地址方法一樣。)分頁：將線性地址轉(zhuǎn)換成物理地址的過程稱為分頁，由分頁部件PU完成。分頁是32位處理器獨(dú)有的，通過兩次頁轉(zhuǎn)換完成分頁功能。80386~Pentium物理地址形成第三十八頁，共九十頁，2022年，8月28日一個程序由多模塊組成，組成程序的模塊大小可以各不相同，但每一個模塊都是一個特定功能的獨(dú)立的程序段，都以該段的起點(diǎn)為0相對編址。當(dāng)某一程序段（模塊）從輔存調(diào)入主存，只要由系統(tǒng)賦予該段一個基址，就可以把基址和每個單元在段內(nèi)的相對位移量組合起來，形成這些單元在主存中各自的實際地址。段式存儲器把虛擬空間按比例分配，各段的大小不定，因此特別適合這種編程方法。地址映象與變換第三十九頁，共九十頁，2022年，8月28日模塊2模塊1模塊0模塊31KB02KB6KB0.5KB1KB3KB3KB程序A空間基址界限訪問控制段表圖1.3段式存儲器的地址映像8KB6KB3KB1.5KB1KB0主存空間第四十頁，共九十頁，2022年，8月28日邏輯地址（48位）段選擇子偏移量（32位）索引TIRPL15…43210被選中的段描述符全局描述符表局部描述符表32位段基地址32位線性地址+TI=0TI=1共8K個描述符被選中的段描述符共8K個描述符+GDT首地址+LDT首地址×8×8如MOVEAX，[12345678]邏輯地址為DS:[12345678]1.分段示意圖第四十一頁，共九十頁，2022年，8月28日RPL

請求特權(quán)級（0,1位共兩位），構(gòu)成了選擇子的特權(quán)（0—3），其中0為最高級，3最低。TI

描述符表指示器，表示選擇子選擇了哪一個描述符表。TI=0，選擇全局描述符表（GDT），TI=1，表示選擇了局部描述符表（LDT）。索引位15—3共13位形成描述符所在地址的索引，對于每一個描述符表可指示213（8K）個描述符。索引TIRPL15143210段選擇子第四十二頁，共九十頁，2022年，8月28日段描述符與段描述符表（1）段描述符格式一個段描述符由8個字節(jié)組成，其基本格式如圖所示。段描述符是位于主存中的一種數(shù)據(jù)結(jié)構(gòu)，由系統(tǒng)程序創(chuàng)建，它為處理器提供段的基本信息。第四十三頁，共九十頁，2022年，8月28日0AVLS段界限19～16TYPED/BDPL基址31～24GP基址23～16基址15～8基址7～0段界限15～8段界限7～001234567D7D0圖1.5段描述符的基本格式段描述符的第2~4和第7字節(jié)組成了32位的基址字段，這個基址可以訪問4G（232）字節(jié)的主存空間；第0、1字節(jié)和第6字節(jié)的低4位是20位的段界限字段，該字段的值決定了段的長度，而該字段的值的單位由“G”位決定；第5字節(jié)、第6字節(jié)的高4位是訪問控制字段，段的所有屬性信息都包含在這12個位中。“G”位稱作粒度位，用來確定段界限所使用的長度單位。當(dāng)G=0時，段的長度以一個字節(jié)為單位；當(dāng)G=1時，段的長度以4K（212）字節(jié)為單位。“P”位是存在位，P=0表示該段不在主存中；P=1表示該段在主存中。“AVL”位是用戶的操作系統(tǒng)可用位。第四十四頁，共九十頁，2022年，8月28日“D/B”位。在代碼段，該位稱為“D”位。當(dāng)D=1時，采用32位操作數(shù)和32位尋址方式，反之，采用16位操作數(shù)和16位尋址方式。在數(shù)據(jù)段，該位稱為“B”位，當(dāng)B=1時，PUSH，POP，CALL都使用ESP寄存器，且上限為FFFFFFFFH，反之，使用SP寄存器且上限為FFFFH。第6字節(jié)的D5位必須是0，以便與將來的處理器兼容。例：某一模塊的段描述符中，段界限為FFFFH，基址為10000000H，G=0，求該模塊存放于主存中的位置。解：因為G=0，所以該模塊長度為1000FFFFH字節(jié)，它在主存中的地址范圍為10000000H~1000FFFFH。RCE=1AWEDE=0S=1DPLP圖1.6TYPE類型字段中的各位定義第四十五頁，共九十頁，2022年，8月28日已知:GDT和LDT的首地址分別為55600000H和00013000H，F(xiàn)S=000BHCR3=00013000H,ESI=0000125AH，內(nèi)存有關(guān)數(shù)據(jù)如圖所示。執(zhí)行指令MOVEAX，F(xiàn)S:[ESI]，求：1.PE=0(實模式)時源操作對應(yīng)的物理地址及EAX中的值2.PE=1且PG=0(保護(hù)模式不分頁)時源操作對應(yīng)的物理地址及EAX中的值

(PE,PG為控制寄存器CR0的保護(hù)模式和分頁允許位)例.32位處理器尋址第四十六頁，共九十頁，2022年，8月28日分析:

指令MOVEAX,FS:[ESI]指示的數(shù)據(jù)使用FS段，在保護(hù)方式下為段選擇子

FS=000BH=0000000000001011B，即TI=0，因此選中GDT表，RPL=11，為用戶程序請求段，索引值==0000000000001B，偏移地址=ESI=0000125AH。1.PE=0處理器工作在實地址方式，物理地址=段地址*16+偏移地址=000B0H+125AH=0130AH，EAX中的值即為該地址指示的4個單元中的數(shù)據(jù)，故EAX=49102512H。2.PE=1且PG=0即不分頁的保護(hù)方式，因此,使用段描述符找段基地址：段描述符地址=GDT首地址(GDTR中)+索引值*8=55600000H+0008H=55600008H故：段描述符=01444900700001FFH，其中段基地址=01007000H，因此物理地址=線性地址（PG=0）=段基地址+偏移地址=0100825AH，EAX=12009966H例解已知:

GDT的首地址:55600000H,LDT的首地址00013000H，F(xiàn)S=000BHCR3=00013000H,ESI=0000125AH第四十七頁，共九十頁，2022年，8月28日(EAX)60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H例圖示:段描述符60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H頁目錄表項頁表項物理地址1.2第四十八頁，共九十頁，2022年，8月28日2.頁式存儲器地址映象與變換

頁式存儲器把主存空間和輔存空間都分別劃分為多個相同尺寸的定長塊。每塊稱作一頁（又稱頁面、頁框等），并按順序編號。微處理器把頁面尺寸定為4KB（212）。在頁式存儲器中，每個任務(wù)都有頁表作為線性空間映像到物理空間的中介。如圖所示,編寫的程序A由4頁組成組成頁表的行稱作頁表項，頁表項主要由頁面基址和屬性位組成，頁式存儲器通過頁表項對頁面進(jìn)行管理。頁表本身也是一頁，且存儲在主存中。第四十九頁，共九十頁，2022年，8月28日虛頁號主存空間…0頁1頁2頁3頁0123實頁號控制信息位程序A空間頁表圖頁式存儲器的地址映像第五十頁，共九十頁，2022年，8月28日80386~P4頁式存儲器的4GB（232）的線性空間被分為220個頁面，所以需要有220個頁表項對其進(jìn)行管理(需4MB空間)，顯然，一張頁表是無法容納下這么多頁表項的。80386~P4微處理器采用二級頁表方法對頁面進(jìn)行管理，第1級頁表稱作頁表目錄，頁表目錄的頁表項指明第2級頁表中各頁表的地址。這樣，虛頁號就被分為頁表目錄和頁表兩部分，其地址變換如圖所示。頁目錄表(常駐內(nèi)存)和頁表(需要時調(diào)入)都存放在主存中，頁表目錄表的基址由控制寄存器CR3的高20位（31~12）*212指定，低12位默認(rèn)為全0。80386~P4采用兩級頁表的理由：第五十一頁，共九十頁，2022年，8月28日圖頁式存儲器的地址變換邏輯地址（虛地址）選擇子段內(nèi)偏移4532310頁表頁表目錄…頁表索引頁表目錄索引頁內(nèi)偏移線性地址………物理地址（實地址）頁內(nèi)偏移實頁號段描述符表第五十二頁，共九十頁，2022年，8月28日R/wPU/SPWTPCDAD00LAIAV頁面基址10234567891131…12圖1380386的頁表項格式1.頁表項由32位組成，其中高20位是頁面基址，頁表中的該字段就是頁號，在頁目錄表中，頁面基址*212=相應(yīng)頁表的首址；2.低12位用來說明頁（頁表）的控制狀態(tài)信息，“P”是存在位，當(dāng)P=1時，表示該頁在主存中。在地址變換過程中，若發(fā)現(xiàn)P=0，則表示需立即訪問的頁不在主存，這種情形稱作頁面失效（頁面故障）。3.兩級頁表中的頁表項的作用雖然不同，但格式卻完全一樣，如圖13所示。頁目錄和頁描述符(頁表項)及其控制作用

第五十三頁，共九十頁，2022年，8月28日分頁示意圖00013000H+0010H=000013010H32位線性地址DIR（頁目錄)3122+頁目錄地址頁目錄表基址+頁表基地址頁描述符地址頁表頁目錄表310310+物理地址頁基地址主存儲器CR0CR2CR3控制寄存器31010位10位12位4K頁框×4×4頁描述符頁目錄描述符每個描述符有4字節(jié)每個描述符有4字節(jié)共有1K個描述符共有1K個描述符低地址高地址

PAGE(頁)

OFFSET(頁內(nèi)偏移量)211211103210

0010H55600040H55600000H+20H=55600020H000060B6H00006000H+25AH=0000625AH061A9936H->EAX線性地址=0100825AH=00000001000000001000

001001011010B第五十四頁，共九十頁，2022年，8月28日線性地址=0100825AH=00000001000000001000

001001011010B，其中：頁目錄索引=0000000100B，頁索引=0000001000B，頁內(nèi)偏移量=001001011010

B(1）找頁目錄描述符（目的求頁表基地址）頁目錄描述符地址=頁目錄表基地址（CR3）+頁目錄索引*4=00013000H+0010H=000013010H，頁目錄項（描述符）=55600040H，因此頁表基地址=55600000H。（2）找頁描述符（目的求頁的基地址）頁描述符地址=頁表基地址+頁索引*4=55600000H+20H=55600020H頁描述符=000060B6H，因此頁基地址=00006000H（3）合成物理地址（頁基地址+頁內(nèi)偏移量）物理地址=頁基地址+頁內(nèi)偏移量=00006000H+25AH=0000625AHEAX=061A9936H（完）例解:第五十五頁，共九十頁，2022年，8月28日(EAX)60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H例圖示:段描述符60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H頁目錄表項頁表項物理地址1.2第五十六頁，共九十頁，2022年，8月28日一、Pentium主要特點(diǎn)1．與X86兼容2．RISC型超標(biāo)量結(jié)構(gòu)即微處理器內(nèi)具有多個指令單元，多條指令流水線。3．高性能浮點(diǎn)運(yùn)算部件4．雙重分離Cache5．增加錯誤檢測與報告分析功能6．64位外部數(shù)據(jù)總線7．分支指令預(yù)測8．常用指令固化及微代碼改進(jìn)9．增加系統(tǒng)管理方式

2.5Pentium微處理器第五十七頁，共九十頁，2022年，8月28日Pentium微處理器是由總線接口部件、代碼、數(shù)據(jù)Cache、分支目標(biāo)緩沖器、控制ROM部件、預(yù)取緩沖存儲器、指令譯碼部件、整數(shù)運(yùn)算部件、整數(shù)和浮點(diǎn)數(shù)寄存器及浮點(diǎn)運(yùn)算部件等11個功能部件組成(如圖所示)。二、

Pentium處理器內(nèi)部結(jié)構(gòu)第五十八頁，共九十頁，2022年，8月28日總線接口部件分支目標(biāo)緩沖器TLB代碼Cache8KB預(yù)取地址預(yù)取緩沖存儲器指令譯部件256位控制部件地址生成（U流水線）地址生成（V流水線）整數(shù)寄存器組ALU（U流水線）ALU（V流水線）桶形移位器數(shù)據(jù)CacheTLB8KB32位32位32位32位32位32位分頁部件64位數(shù)據(jù)總線32位地址總線控制32位地址總線64位數(shù)據(jù)總線控制ROM控制寄存器組加法器除法器乘法器浮點(diǎn)部件80位80位圖1.5Pentium微處理器邏輯框圖PFD1D2EXWBX1,X2,WF,ER第五十九頁，共九十頁，2022年，8月28日(1)整數(shù)處理部件

Pentium微處理器具有兩條整數(shù)指令流水線，分別稱為U流水線和V流水線。每條流水線分為5級，分別為指令預(yù)?。≒F）、首次譯碼(D1）、指令譯碼2（D2）、指令執(zhí)行（EX）和寫回寄存器（WB）。每條指令完成一個流水級后，就會進(jìn)入下一級，以便讓指令隊列中的下一條指令進(jìn)入該級。(2)浮點(diǎn)處理部件

浮點(diǎn)部件FPU擁有專用的加法單元、乘法單元和除法單元。微處理器中的浮點(diǎn)操作被高度流水線化，并與整數(shù)流水線集成在一起。浮點(diǎn)流水線由8個獨(dú)立的流水級組成，即指令預(yù)?。≒F）、指令譯碼1（D1）、指令譯碼2（D2）、取操作數(shù)（EX）、執(zhí)行1（X1）、執(zhí)行2（X2）、結(jié)果寫回（WF）和錯誤報告（ER）。(3)分離型Cache

Pentium具有兩個整數(shù)ALU，兩個獨(dú)立的雙路相聯(lián)8KB代碼Cache和8KB數(shù)據(jù)Cache第六十頁，共九十頁，2022年，8月28日三、Pentium的寄存器1.通用寄存器2.段寄存器CS,DS,SS,ES,FS和GS第六十一頁，共九十頁，2022年，8月28日3.標(biāo)志寄存器第六十二頁，共九十頁，2022年，8月28日4.控制寄存器CR0~4第六十三頁，共九十頁，2022年，8月28日1.控制寄存器CR0第六十四頁，共九十頁，2022年，8月28日2.控制寄存器CR3第六十五頁，共九十頁，2022年，8月28日3.控制寄存器CR4第六十六頁，共九十頁，2022年，8月28日四、Pentium的工作模式實地址模式

-1MB空間，分段管理，全在0級保護(hù)模式-存儲器采用虛擬地址空間、線性地址空間和物理地址空間,三種方式來描述-虛擬地址空間64TB（246）-4級管理，可以使用分頁技術(shù)虛擬8086模式系統(tǒng)管理模式（電源管理及為操作系統(tǒng)和正在運(yùn)行的應(yīng)用程序提供安全）第六十七頁，共九十頁，2022年，8月28日(1)PentiumPro主要特點(diǎn)1．高度集成：核心550萬只管子，Cache1550萬只管子2．三條指令執(zhí)行部件，14級超級流水線3．雙重分離Cache增大：8KB兩路相關(guān)指令Cache,8KB四路相關(guān)數(shù)據(jù)Cache。4．二級cache

達(dá)256KB與微處理器相聯(lián)5．動態(tài)分支預(yù)測及推理執(zhí)行6．工藝更加先進(jìn)：2.9V,0.6微米結(jié)構(gòu)注:

PentiumPro主要用于服務(wù)器，不用于PC五、Pentium處理器的主要特點(diǎn)第六十八頁，共九十頁，2022年，8月28日1．雙重獨(dú)立總線結(jié)構(gòu)2．多重跳轉(zhuǎn)分支預(yù)測3．?dāng)?shù)據(jù)流分析4．指令推測執(zhí)行5．集成MMX技術(shù)（含57條MMX指令）6．內(nèi)核采用P6結(jié)構(gòu)（故內(nèi)部有三條指令流水線，每要具有14級），一個時鐘可執(zhí)行三條簡單指令7．內(nèi)部Cache增加：一級cache兩個16KB大小二級cache512KB8．封裝形式首次采用Slot1(之前全為SocketPGA式）(2)PentiumII主要特點(diǎn)第六十九頁，共九十頁，2022年，8月28日1.主頻450MHz以上~1GHz2.總線頻率100MHz/133MHz3.新增加70條SSE指令V供電，0.25微米工藝制造5.32KB~128KB的L1以主頻速度工作，512KB的L2以主頻一半速度工作6.先采用Slot1,后改為Soket370針(2)PentiumIII主要特點(diǎn)第七十頁，共九十頁，2022年，8月28日(3)Pentium4的主要特點(diǎn)(全新架構(gòu)—非P6)：1.主頻1.4GHZ~10GHz,外頻100MHz，前端系統(tǒng)總線頻率400MHZ,使外部帶寬達(dá)3.2GB/S,封裝改回Socket：1.5GHz以下423針(0.18um),1.7GHz開始采用478針（0.13um)2.具有20級超級流水線3.高效亂序執(zhí)行4.內(nèi)有高速執(zhí)行引擎（ALU倍速工作）,一個時鐘可執(zhí)行6條簡單指令使1.4GHz的Pentium4運(yùn)算速度達(dá)2.8GHz5.新型片上Cache：除了8KB/16KB數(shù)據(jù)L1和256KBL2外，還加12KBL1的TraceCache存儲X86解碼后生成的微操作指令。6.在SSE基礎(chǔ)上增加144條SIMD指令(SSE2)7.1.7V供電，0.18微米工藝制造，很快0.13微米8.CPU功耗52W（故原來設(shè)計的電源不能用）升級沒戲第七十一頁，共九十頁，2022年，8月28日六.8086~Pentium系列

程序設(shè)計模型一臺實際的計算機(jī)雖然很復(fù)雜,但從程序設(shè)計的角度,并不需要了解處理器內(nèi)部的復(fù)雜結(jié)構(gòu).8086~Pentium系列程序設(shè)計模型,主要包括在編程時能夠使用的CPU內(nèi)部可見寄存器.可見寄存器是指直接被程序的指令訪問的.不可見寄存器是指通過操作系統(tǒng)訪問和處于保護(hù)模式下工作的存儲器.一、可見寄存器第七十二頁，共九十頁，2022年，8月28日SIDIBPSPDHDLCHCLBHBLAHAL8位寄存器名16位寄存器名32位寄存器名EAX累加器AXFLAGSIPFSGSESSSDSCSEBXECXEDXESPEDIESIEBP基址BX計數(shù)器CX數(shù)據(jù)DX棧指針基址指針目標(biāo)變址源變址EIPEFLAGS指令指針標(biāo)志代碼段數(shù)據(jù)段堆棧段附加段8086~8028680386~Pentium可使用8,16,32位寄存器第七十三頁，共九十頁，2022年，8月28日CPAZSTIDOIOP0IOP1NTRFVMACVIFVIPID31212019181716141312111098764208086/8088/80186/801888028680386/80386DX80486SXPentium/PentiumⅡ二、標(biāo)志寄存器LAGS第七十四頁，共九十頁，2022年，8月28日2.3.6高速緩沖存儲器CACHE

■高速緩存原理Cache主要是解決訪問內(nèi)存影響系統(tǒng)速度的瓶頸問題。1G主頻的CPU執(zhí)行指令的時間:1ns。

CPU訪問內(nèi)存的時間：10ns左右。為了減少CPU等待訪問內(nèi)存的時間，在486之后的CPU增加了CACHE部件。Cache有一級、二級、三級之分；數(shù)據(jù)與指令一體、數(shù)據(jù)與指令分體之分。第七十五頁，共九十頁，2022年，8月28日CPUCACHE1

（L1）內(nèi)存指令數(shù)據(jù)■單級/二級高速緩存CPUCACHE1

（L1）CACHE2

（L2）內(nèi)存指令數(shù)據(jù)第七十六頁，共九十頁，2022年，8月28日■分離高速緩存CACHE1

（L1）內(nèi)存指令數(shù)據(jù)CPUCACHE1

（L1）CACHE1

（L2）指令數(shù)據(jù)CACHE1

（L2）第七十七頁，共九十頁，2022年，8月28日■Cache有關(guān)概念CPU通過地址訪問Cache，若數(shù)據(jù)或指令在Cache則命中。否則訪問內(nèi)存，并重裝Cache中的數(shù)據(jù)。Cache容量越大命中率越高，但成本大。一般Cache與內(nèi)存容量的比為