集成電路EDA技術(shù)

.PAGE.題目可編程邏輯器件與集成電路設(shè)計(jì)姓名周雋夫所在學(xué)院理學(xué)院專業(yè)班級(jí)思源0901學(xué)號(hào)09274027指導(dǎo)教師侯建軍日期2011年11月23日可編程邏輯器件與集成電路設(shè)計(jì)思源0901周雋夫指導(dǎo)教師侯建軍摘要：本文簡(jiǎn)述了集成電路的傳統(tǒng)設(shè)計(jì)方法和現(xiàn)代設(shè)計(jì)方法,并對(duì)兩者的區(qū)別進(jìn)行了比較,以實(shí)例為基礎(chǔ)介紹了集成電路的設(shè)計(jì)過(guò)程。對(duì)可編程邏輯器件的定義、分類、功能等進(jìn)行詳盡的闡述,介紹了可編程邏輯器件的設(shè)計(jì)過(guò)程,以可編程邏輯器件軟件設(shè)計(jì)平臺(tái)Quartus=2\*ROMANII為例,介紹了可編程邏輯器件軟件設(shè)計(jì)平臺(tái)的功能及使用方法,并對(duì)其他種類軟件平臺(tái)作出比較。對(duì)國(guó)內(nèi)外集成電路設(shè)計(jì)公司作簡(jiǎn)要介紹,分析了PLD和FPGA芯片上的文字信息。關(guān)鍵字:集成電路設(shè)計(jì)；可編程邏輯器件；軟件設(shè)計(jì)平臺(tái)；Quartus=2\*ROMANII；PLD；FPGA集成電路的設(shè)計(jì)方法1.1手工傳統(tǒng)設(shè)計(jì)方法傳統(tǒng)的集成電路設(shè)計(jì)方法是指20世紀(jì)50-60年代的手工設(shè)計(jì)時(shí)代。傳統(tǒng)的集成電路設(shè)計(jì)方法的基本步驟是1.根據(jù)設(shè)計(jì)要求劃分功能模塊；2.確定輸入和輸出的關(guān)系,畫出真值表,寫出邏輯表達(dá)式；4.利用公式或卡諾圖進(jìn)行人工化簡(jiǎn)；5.根據(jù)化簡(jiǎn)后的邏輯表達(dá)式畫出電路原理圖；6.在面包板上進(jìn)行實(shí)驗(yàn),驗(yàn)證電路的正確性；7.若無(wú)錯(cuò)誤,再在透明薄膜上用貼圖符號(hào)貼PCB圖；8.檢查后送制板廠制板；9.對(duì)PCB板進(jìn)行安裝、調(diào)試,若有大的錯(cuò)誤,修改設(shè)計(jì),重復(fù)以上過(guò)程,重新制板。傳統(tǒng)集成電路設(shè)計(jì)方法的特點(diǎn)是采用自下而上〔BottomUp的設(shè)計(jì)方法,采用通用型邏輯器件搭積木式的方式,在系統(tǒng)硬件設(shè)計(jì)的后期進(jìn)行仿真和調(diào)試,主要設(shè)計(jì)文件是電路原理圖。圖11.2EDA技術(shù)與現(xiàn)代設(shè)計(jì)方法計(jì)算機(jī)出現(xiàn)后,人們可以借助計(jì)算機(jī)進(jìn)行集成電路的輔助設(shè)計(jì),這樣就進(jìn)入了20世紀(jì)70-80年代的CAD〔計(jì)算機(jī)輔助時(shí)代,利用計(jì)算機(jī)及其圖形設(shè)備幫助集成電路設(shè)計(jì)人員進(jìn)行設(shè)計(jì)工作,大大減少了手工設(shè)計(jì)時(shí)代的工作量,提高了集成電路的設(shè)計(jì)效率。到了80年代后期,CAD技術(shù)日漸成熟,集成電路的設(shè)計(jì)真正跨越到了EDA〔電子設(shè)計(jì)自動(dòng)化的現(xiàn)代設(shè)計(jì)方法時(shí)代。20世紀(jì)90年代,國(guó)際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國(guó)家,一直在積極探索新的電子電路設(shè)計(jì)方法,并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革,取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域,可編程邏輯器件〔如CPLD、FPGA的應(yīng)用,已得到廣泛的普及,這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。這些器件可以通過(guò)軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu),從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過(guò)程和設(shè)計(jì)觀念,促進(jìn)了EDA技術(shù)的迅速發(fā)展。EDA技術(shù)就是以計(jì)算機(jī)為工具,設(shè)計(jì)者在EDA軟件平臺(tái)上,用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真,直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn),極大地提高了電路設(shè)計(jì)的效率和可操作性,減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。EDA技術(shù)為電子系統(tǒng)設(shè)計(jì)帶來(lái)了很大的變化：設(shè)計(jì)效率提高,設(shè)計(jì)周期縮短；設(shè)計(jì)質(zhì)量提高；設(shè)計(jì)成本降低；能更充分地發(fā)揮設(shè)計(jì)人員的創(chuàng)造性；設(shè)計(jì)成果的重用性大大提高,省去了不必要的重復(fù)勞動(dòng)?，F(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)采用PLD,利用EDA開(kāi)發(fā)工具,通過(guò)芯片設(shè)計(jì)來(lái)實(shí)現(xiàn)系統(tǒng)功能。普遍使用自頂向下<Top—Down>的設(shè)計(jì)方法,這里的"頂"就是指系統(tǒng)的功能；"向下"就是指將系統(tǒng)由大到小、由粗到精進(jìn)行分解,直至可用基本模塊實(shí)現(xiàn)。自頂向下設(shè)計(jì)方法的一般過(guò)程大致上可以分為四步,如下圖所示。Top－Down設(shè)計(jì)圖明確系統(tǒng)功能明確系統(tǒng)功能確定總體方案子系統(tǒng)具體實(shí)現(xiàn)系統(tǒng)仿真實(shí)現(xiàn)圖2明確系統(tǒng)功能：對(duì)要設(shè)計(jì)的系統(tǒng)的任務(wù)、要求、原理以及使用環(huán)境等進(jìn)行充分調(diào)研,進(jìn)而明確設(shè)計(jì)目標(biāo)、確定系統(tǒng)功能,是一件至關(guān)重要的事。因?yàn)橹挥邪阉龊昧?后面的設(shè)計(jì)工作才有意義,才有效率。確定總體方案：明確了設(shè)計(jì)目標(biāo)、確定系統(tǒng)功能之后,接下來(lái)要做的工作就是根據(jù)系統(tǒng)功能確定出系統(tǒng)設(shè)計(jì)的總體方案。系統(tǒng)具體實(shí)現(xiàn)：系統(tǒng)方案確定以后．再?gòu)慕Y(jié)構(gòu)上對(duì)系統(tǒng)進(jìn)行邏輯劃分,導(dǎo)出系統(tǒng)的結(jié)構(gòu)框圖。一般把系統(tǒng)從邏輯上劃分為數(shù)據(jù)子系統(tǒng)和控制子系統(tǒng)兩部分。然后,再將各自劃分為多個(gè)子系統(tǒng)模塊,各模塊的輸入、輸出信號(hào)要明確,有利于團(tuán)隊(duì)工作。這些子系統(tǒng)就可以依據(jù)基礎(chǔ)的數(shù)字設(shè)計(jì)確定具體電路實(shí)現(xiàn)。系統(tǒng)如果有控制算法也包括選擇控制算法及實(shí)現(xiàn)。系統(tǒng)仿真實(shí)現(xiàn)：系統(tǒng)設(shè)計(jì)完成之后,最好先采用EDA軟什對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行仿真后再用具體器件搭電路．以保證系統(tǒng)設(shè)計(jì)的正確性和可靠性。電路實(shí)現(xiàn)時(shí),一般按自底向上的順序進(jìn)行。這樣做不僅行利于單個(gè)電路的調(diào)試,而且也利于整個(gè)系統(tǒng)的聯(lián)調(diào)。因此,嚴(yán)格地講,現(xiàn)代數(shù)字系統(tǒng)的完整設(shè)計(jì)過(guò)程應(yīng)該是"自頂向下設(shè)計(jì)。自底向上集成"。1.3從傳統(tǒng)到現(xiàn)代設(shè)計(jì)方法的區(qū)別從傳統(tǒng)設(shè)計(jì)方法到現(xiàn)代設(shè)計(jì)方法,集成電路設(shè)計(jì)技術(shù)有了長(zhǎng)足的進(jìn)步。傳統(tǒng)的集成電路設(shè)計(jì)方法,從根據(jù)設(shè)計(jì)目標(biāo)得到真值表,到最后完成系統(tǒng)后的測(cè)試與調(diào)試,所有的工作均需人工完成。可以想象,隨著數(shù)字集成電路的發(fā)展,從小規(guī)模集成電路〔SSI的小于10個(gè)邏輯門,到中規(guī)模集成電路〔MSI的幾百個(gè)邏輯門,再到大規(guī)模集成電路的〔LSI幾萬(wàn)門,最后甚至到超大規(guī)模集成電路〔VLSI,甚大規(guī)模集成電路〔ULSI的幾十萬(wàn)、幾百萬(wàn)門電路,集成電路迅速的大規(guī)?；?使得傳統(tǒng)設(shè)計(jì)方法根本無(wú)法完成得到真值表畫出卡諾圖等工作。它表現(xiàn)出了效率低下,一切手工完成,設(shè)計(jì)周期很長(zhǎng)；容易出錯(cuò)；芯片種類多,數(shù)量大,受市場(chǎng)的限制；設(shè)計(jì)靈活性差；產(chǎn)品體積大等缺點(diǎn)。同時(shí)后續(xù)的電路調(diào)試和設(shè)計(jì)也需要很高的電路布局和布線的技巧,總而言之,這樣的設(shè)計(jì)對(duì)于復(fù)雜數(shù)字系統(tǒng)來(lái)講效率太低了?，F(xiàn)代的設(shè)計(jì)方法,自頂向下,可以實(shí)現(xiàn)具體任務(wù)的分工完成,并且用軟件的方式設(shè)計(jì)硬件,從軟件設(shè)計(jì)的硬件系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由EDA軟件自動(dòng)完成的,設(shè)計(jì)過(guò)程中可用軟件進(jìn)行各種仿真,現(xiàn)場(chǎng)可編程,在線升級(jí),而且整個(gè)系統(tǒng)集成在一塊兒很小的芯片上,體積小,功耗低,可靠性高,容易檢查錯(cuò)誤,便于修改,設(shè)計(jì)周期短、成功率很高,這些優(yōu)點(diǎn)都是傳統(tǒng)方法無(wú)法比擬的,大大提高了集成電路設(shè)計(jì)的效率。所以說(shuō)從傳統(tǒng)方法到現(xiàn)代方法,集成電路的設(shè)計(jì)有了一個(gè)很大的跨越。表12.可編程邏輯器件2.1可編程邏輯器件定義可編程邏輯器件英文全稱為：programmablelogicdevice即PLD。PLD是做為一種通用集成電路產(chǎn)生的,他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD的集成度很高,足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)"集成"在一片PLD上,而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。圖3PLD的基本結(jié)構(gòu)如上圖所示,圖中與陣列和或陣列是PLD的主體。與陣列用以產(chǎn)生有關(guān)與項(xiàng),或陣列把所有與項(xiàng)構(gòu)成與或形式的邏輯函數(shù)。任何組合邏輯函數(shù)均可表示為與或表達(dá)式,因而用與門-或門兩級(jí)電路可實(shí)現(xiàn)任何組合電路,又因?yàn)槿魏螘r(shí)序電路是由組合電路加上存儲(chǔ)元件構(gòu)成的,因而PLD的與或結(jié)構(gòu)對(duì)實(shí)現(xiàn)數(shù)字電路具有普遍的意義。2.2可編程邏輯器件分類及功能可編程邏輯器件按集成度分類如下圖。圖4簡(jiǎn)單可編程邏輯器件有PROM、PLA、PAL、GAL。PROM：與陣列固定,或陣列可編程的邏輯器件,最主要特征是只允許數(shù)據(jù)寫入一次,如果數(shù)據(jù)輸入錯(cuò)誤只能報(bào)廢。PLA：與或陣列均可編程,在可編程邏輯器件中,它的靈活性最高。由于它具有與或陣列均能編程的特點(diǎn),在實(shí)現(xiàn)函數(shù)時(shí),只需形成所需的乘機(jī)項(xiàng),使這列規(guī)模比輸入數(shù)相同的與陣列固定、或陣列可編程的PROM小得多。但是目前PLA的編程缺少高質(zhì)量的支持軟件和編程工具,且器件價(jià)格偏高,門的利用率不高,因而未得到廣泛應(yīng)用。PAL、GAL：與陣列可編程,或陣列固定的代表器件。這種結(jié)構(gòu)中,或陣列固定若干個(gè)乘積項(xiàng)輸出。PAL和GAL門陣列結(jié)構(gòu)把PROM器件的成本低、速度高、編程容易以及PLA器件的靈活性等優(yōu)點(diǎn)結(jié)合在一起,成為早起實(shí)現(xiàn)可編程ASIC的主要器件復(fù)雜可編程邏輯器件的兩種主要類型是現(xiàn)場(chǎng)可編程門陣列〔FPGA和復(fù)雜可編程邏輯器件〔CPLD。FPGA：提供了最高的邏輯密度、最豐富的特性和最高的性能。現(xiàn)在最新的FPGA器件,可提供八百萬(wàn)"系統(tǒng)門"〔相對(duì)邏輯密度。這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器、大容量存儲(chǔ)器、時(shí)鐘管理系統(tǒng)等特性,并支持多種最新的超快速器件至器件信號(hào)技術(shù)。FPGA被應(yīng)用于范圍廣泛的應(yīng)用中,從數(shù)據(jù)處理和存儲(chǔ),以及到儀器儀表、電信和數(shù)字信號(hào)處理等。CPLD：提供的邏輯資源少得多,最高約1萬(wàn)門。但是,CPLD提供了非常好的可預(yù)測(cè)性,因此對(duì)于關(guān)鍵的控制應(yīng)用非常理想。而且CPLD器件需要的功耗極低。2.3可編程邏輯器件設(shè)計(jì)過(guò)程采用自頂向下<Top—Down>的設(shè)計(jì)方法確定各個(gè)子系統(tǒng)后,就需要借助于EDA軟件進(jìn)行系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)。下圖是基于EDA軟件的PLD開(kāi)發(fā)流程框圖,由框圖可見(jiàn)設(shè)計(jì)主要包括設(shè)計(jì)輸入、設(shè)計(jì)處理、功能仿真和時(shí)序仿真、器件編程或下載和系統(tǒng)測(cè)試五個(gè)部分FPGA/CPLD設(shè)計(jì)流程設(shè)計(jì)準(zhǔn)備設(shè)計(jì)輸入圖形輸入硬件描述語(yǔ)言設(shè)計(jì)準(zhǔn)備設(shè)計(jì)輸入圖形輸入硬件描述語(yǔ)言HDL設(shè)計(jì)處理編譯、優(yōu)化綜合適配、分割布局、布線器件編程〔下載系統(tǒng)測(cè)試時(shí)序仿真功能仿真HDL：VHDL〔IEEEVerilog〔IEEEAHDLABELEDA工具自動(dòng)實(shí)現(xiàn)對(duì)CPLD產(chǎn)生Pof文件對(duì)FPGA產(chǎn)生Sof文件圖5設(shè)計(jì)處理：EDA工具可自動(dòng)進(jìn)行邏輯綜合,將功能描述轉(zhuǎn)換為門級(jí)描述,或轉(zhuǎn)換成具體PLD的網(wǎng)表文件,將網(wǎng)表文件自動(dòng)適配到具體芯片中進(jìn)行布局布線。功能仿真和時(shí)序仿真：在軟件平臺(tái)進(jìn)行硬件仿真。編程下載：到實(shí)際芯片中,在實(shí)驗(yàn)臺(tái)上進(jìn)行驗(yàn)證；系統(tǒng)測(cè)試：測(cè)試成型系統(tǒng),在每一階段若有問(wèn)題,可在計(jì)算機(jī)上直接修改設(shè)計(jì),重復(fù)以上過(guò)程。3.可編程邏輯器件軟件設(shè)計(jì)平臺(tái)可編程邏輯器件的軟件平臺(tái),都是由PLD/FPGA芯片廠家提供,基本都可以完成所有的設(shè)計(jì)輸入〔原理圖或HDL>,仿真,綜合,布線,下載等工作。3.1常用可編程邏輯器件軟件設(shè)計(jì)平臺(tái)比較Altera公司：QuartusII軟件平臺(tái)：QuartusII是Altera公司的綜合性PLD開(kāi)發(fā)軟件,支持原理圖、VHDL、VerilogHDL以及AHDL等多種設(shè)計(jì)輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。MaxplusIIE+MAX：免費(fèi)PLD開(kāi)發(fā)軟件,界面與標(biāo)準(zhǔn)版的MaxplusII完全一樣,只支持MAX7000和MAX3000系列器件,本身支持不復(fù)雜的VHDL和Verilog綜合。MaxplusIIBaseline：免費(fèi)PLD開(kāi)發(fā)軟件,界面與標(biāo)準(zhǔn)版的MaxplusII完全一樣,但需要通過(guò)使用MAX+PLUSIIAdvancedSynthsis插件才能支持VHDL/Verilog。支持MAX7000/3000和部分FLEX/ACEX芯片。Xilinx公司ISE軟件平臺(tái)：ISE是使用XILINX的FPGA的必備的設(shè)計(jì)工具,它可以完成FPGA開(kāi)發(fā)的全部流程,包括設(shè)計(jì)輸入、仿真、綜合、布局布線、生成BIT文件、配置以及在線調(diào)試等,功能非常強(qiáng)大。WebFITTER：免費(fèi)PLD開(kāi)發(fā)軟件,不需下載,可在線編譯,結(jié)果用e-mail發(fā)送到信箱。使用簡(jiǎn)單,但要求較快的聯(lián)網(wǎng)速度。支持XC9500和CoolRunner系列。WebPACKISE：免費(fèi)PLD開(kāi)發(fā)軟件,支持XC9500,coolrunner,Spartan/II,部分Virtex/E/II器件。Lattice公司ispDesignEXPERT：PLD開(kāi)發(fā)軟件,目前最新軟件改名為：ispLEVERispLEVERStarter：免費(fèi)PLD開(kāi)發(fā)軟件,支持600個(gè)宏單元以下的Lattice芯片的設(shè)計(jì)。Quartus=2\*ROMANII軟件設(shè)計(jì)平臺(tái)簡(jiǎn)介QuartusII是美國(guó)Altera公司自行設(shè)計(jì)的第四代PLD開(kāi)發(fā)軟件可以完成PLD的設(shè)計(jì)輸入、邏輯綜合、布局與布線、仿真、時(shí)序分析、器件編程的全過(guò)程,同時(shí)還支持SOPC〔可編程片上系統(tǒng)設(shè)計(jì)開(kāi)發(fā)。QuartusⅡ提供了方便的設(shè)計(jì)輸入方式、快速的編譯和直接易懂的器件編程。能夠支持邏輯門數(shù)在百萬(wàn)門以上的邏輯器件的開(kāi)發(fā),并且為第三方工具提供了無(wú)縫接口。QuartusⅡ支持的器件有：StratixⅡ、StratixGX、Stratix、Mercury、MAX3000A、MAX7000B、MAX7000S、MAX7000AE、MAXⅡ、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、CycloneⅡ、APEXⅡ、APEX20KC、APEX20KE和ACEX1K系列。QuartusⅡ軟件包的編程器是系統(tǒng)的核心,提供功能強(qiáng)大的設(shè)計(jì)處理,設(shè)計(jì)者可以添加特定的約束條件來(lái)提高芯片的利用率。QuartusII軟件的設(shè)計(jì)過(guò)程主要包括：建立項(xiàng)目；輸入設(shè)計(jì)電路；設(shè)計(jì)編譯；設(shè)計(jì)仿真設(shè)計(jì)下載其中QuartusII的輸入可以有三種方式,〔1原理圖輸入方式：適用于對(duì)系統(tǒng)及各部分電路很熟悉的場(chǎng)合。〔2硬件描述語(yǔ)言輸入方式：硬件描述語(yǔ)言是用文本方式描述設(shè)計(jì),硬件描述語(yǔ)言有ABEL、AHDL、VHDL、Verilog等,其中VHDL和Verilog已成為IEEE標(biāo)準(zhǔn)。〔3波形輸入方式當(dāng)在QuartusⅡ中完成設(shè)計(jì)后,就應(yīng)當(dāng)將所設(shè)計(jì)的電路下載到CPLD芯片中,結(jié)合用戶系統(tǒng)進(jìn)行統(tǒng)一的調(diào)試。CPLD編程下載的方式較多,按計(jì)算機(jī)的接口可分為：串口下載〔BitBlaster或MasterBlaster、并口下載〔ByteBlaster、USB接口下載〔MasterBlaster或APU等方式。按器件可分為：CPLD編程〔MAX3000、MAX5000、MAX7000、MAX9000,FPGA下載〔FLEX6000、FLEX8000、FLEX10K、ACEX1K、APEX20K,存儲(chǔ)器編程EPC1、EPC2等。4.集成電路設(shè)計(jì)公司簡(jiǎn)介4.1國(guó)內(nèi)集成電路設(shè)計(jì)公司介紹大唐微電子技術(shù)：作為目前國(guó)內(nèi)規(guī)模最大的集成電路設(shè)計(jì)企業(yè)之一,大唐微電子積累了豐富的集成電路設(shè)計(jì)經(jīng)驗(yàn)。多年來(lái),公司在移動(dòng)通信智能卡領(lǐng)域中,憑借獨(dú)具特色的產(chǎn)品與服務(wù),引領(lǐng)了中國(guó)國(guó)內(nèi)移動(dòng)通信智能卡市場(chǎng)穩(wěn)健、快速的發(fā)展。大唐微電子是目前全球智能卡領(lǐng)域中生產(chǎn)規(guī)模最大、產(chǎn)業(yè)鏈最完整、生產(chǎn)設(shè)備最先進(jìn)的智能卡企業(yè)之一；是全球唯一一家能夠同時(shí)在芯片級(jí)、模塊級(jí)、卡片級(jí)向客戶提供全方位產(chǎn)品、服務(wù)與解決方案的企業(yè)；也是國(guó)家指定的中國(guó)第二代居民身份證專用集成電路設(shè)計(jì)和模塊加工企業(yè)。目前,公司模塊年生產(chǎn)能力達(dá)4億枚,智能卡年發(fā)行能力超過(guò)2億張。炬力集成電路設(shè)計(jì)：是一家致力于集成電路設(shè)計(jì)與制造的大型半導(dǎo)體技術(shù)集團(tuán),美國(guó)的納斯達(dá)克上市公司,總部設(shè)在環(huán)境優(yōu)美的海濱城市XX,旗下?lián)碛腥易庸尽媪呻娐吩O(shè)計(jì)、炬才微電子〔XX、北京炬力北方微電子。公司目前共有700多人,其中本科以上研發(fā)人員占80%以4.2國(guó)外集成電路設(shè)計(jì)公司介紹Xilinx<賽靈思>：是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP〔IntellectualProperty核?？蛻羰褂肵ilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對(duì)器件進(jìn)行編程,從而完成特定的邏輯操作。Xilinx公司成立于1984年,Xilinx首創(chuàng)了現(xiàn)場(chǎng)可編程邏輯陣列〔FPGA這一創(chuàng)新性的技術(shù),并于1985年首次推出商業(yè)化產(chǎn)品。目前Xilinx滿足了全世界對(duì)FPGA產(chǎn)品一半以上的需求。Xilinx產(chǎn)品線還包括復(fù)雜可編程邏輯器件〔CPLD。在某些控制應(yīng)用方面CPLD通常比FPGA速度快,但其提供的邏輯資源較少。Xlinx主要FPGA產(chǎn)品：Xilinx的主流FPGA分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列；還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下,優(yōu)先選擇低成本器件。*Spartan-3/3L:新一代FPGA產(chǎn)品,結(jié)構(gòu)與VirtexII類似,全球第一款90nm工藝FPGA,1.2v內(nèi)核,于20XX開(kāi)始陸續(xù)推出。*Spartan-3E：基于Spartan-3/3L,對(duì)性能和成本進(jìn)一步優(yōu)化*Spartan-6：xilinx最新推出的低成本FPGA*Virtex-II:20XX推出,0.15um工藝,1.5v內(nèi)核,大規(guī)模高端FPGA產(chǎn)品*Virtex-IIpro:基于VirtexII的結(jié)構(gòu),內(nèi)部集成CPU和高速接口的FPGA產(chǎn)品*Virtex-4:xilinx最新一代高端FPGA產(chǎn)品,包含三個(gè)子系列：LX,SX,FX*Virtex-5：65nm工藝的產(chǎn)品*Virtex-6：最新的高性能FPGA產(chǎn)品,45nm*Virtex-7：20XX推出的超高端FPGA產(chǎn)品。Altera：自二十年前發(fā)明世界上第一個(gè)可編程邏輯器件開(kāi)始,Altera公司秉承了創(chuàng)新的傳統(tǒng),是世界上"可編程芯片系統(tǒng)"〔SOPC解決方案倡導(dǎo)者。Altera結(jié)合帶有軟件工具的可編程邏輯技術(shù)、知識(shí)產(chǎn)權(quán)〔IP和技術(shù)服務(wù),在世界范圍內(nèi)為14,000多個(gè)客戶提供高質(zhì)量的可編程解決方案。新產(chǎn)品系列將可編程邏輯的內(nèi)在優(yōu)勢(shì)——靈活性、產(chǎn)品及時(shí)面市——和更高級(jí)性能以及集成化結(jié)合在一起,專為滿足當(dāng)今大范圍的系統(tǒng)需求而開(kāi)發(fā)設(shè)計(jì)。Altera可編程解決方案包括：業(yè)內(nèi)最先進(jìn)的FPGA、CPLD和結(jié)構(gòu)化ASIC技術(shù)；全面內(nèi)嵌的軟件開(kāi)發(fā)工具；最佳的IP內(nèi)核；可定制嵌入式處理器；現(xiàn)成的開(kāi)發(fā)包；專家設(shè)計(jì)服務(wù)。Altera主要FPGA產(chǎn)品：Altera的主流FPGA分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要