ysjg上海交通大學(xué)微機(jī)原理電子教案

微型計(jì)算機(jī)總線微型計(jì)算機(jī)總線Unibus

總線

1970年美國(guó)DEC公司在 其PDP11/20小型計(jì)算機(jī)上 采用。 總線結(jié)構(gòu)在系統(tǒng)設(shè)計(jì)、生產(chǎn)、使用和維護(hù)上都顯示出其優(yōu)越性。采用總線結(jié)構(gòu)主要有以下優(yōu)點(diǎn)：

便于采用模塊結(jié)構(gòu)設(shè)計(jì)方法，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)；標(biāo)準(zhǔn)總線可以得到多個(gè)廠商的廣泛支持，便于生產(chǎn)與之兼容的硬件板卡和軟件；模塊結(jié)構(gòu)方式便于系統(tǒng)的擴(kuò)充和升級(jí)；便于故障診斷和維修，同時(shí)也降低了成本?？偩€基本概念：

總線定義總線上信息傳送規(guī)則總線基本收發(fā)器件總線分類總線主要性能指標(biāo)總線標(biāo)準(zhǔn)與規(guī)范總線數(shù)據(jù)傳輸一.總線定義

計(jì)算機(jī)系統(tǒng)中，模塊與模塊，設(shè)備與設(shè)備之間傳輸交換信息的公共通道。

二.總線上信息傳送規(guī)則同一時(shí)刻只能有一個(gè)信息源（模塊或設(shè)備）發(fā)送信息；多模塊傳輸信息采用分時(shí)操作。三.總線基本收發(fā)器件

三態(tài)緩沖器鎖存器發(fā)送設(shè)備通過(guò)三態(tài)緩沖器與總線連接；接收設(shè)備通過(guò)三態(tài)緩沖器（同步）或鎖存器（異步）接到總線。四.總線分類按不同的范疇分類常用以下幾種：1.按信息傳輸性質(zhì)分2.按所處位置分1.按信息傳輸性質(zhì)分?jǐn)?shù)據(jù)總線：雙向，有8根（字節(jié)），16根（字），32根（雙字）；地址總線：?jiǎn)蜗颍蒀PU發(fā)出，指定信息源或目的的地址。有20根（8086），24根（80286），32根（80386及以后的CPU）；控制總線：?jiǎn)坞p向都有，控制讀寫，數(shù)據(jù)傳輸，聯(lián)絡(luò)，總線判決和中斷控制等功能。2.按所處位置分片內(nèi)總線：芯片內(nèi)用于各功能單元連接；片總線：插件板內(nèi)用于各芯片連接； 系統(tǒng)總線：微機(jī)系統(tǒng)內(nèi)各功能插件板連接；外總線：微機(jī)系統(tǒng)間，微機(jī)系統(tǒng)與其他儀器設(shè)備間的連接。五.總線主要性能指標(biāo)總線頻率：總線工作時(shí)鐘頻率，單位 為MHz；總線位寬：總線數(shù)據(jù)線的根數(shù)，有8，16，32，64位之分；總線帶寬：即總線傳輸率，單位為MB/S。三者關(guān)系為:總線帶寬=總線位寬×總線頻率

Mb/S總線帶寬=1/8總線位寬×總線頻率

MB/S六.總線標(biāo)準(zhǔn)與規(guī)范

制定標(biāo)準(zhǔn)的出發(fā)點(diǎn)：使與該總線連接的各廠家的各種產(chǎn)品電路板都能正常使用，即在機(jī)械結(jié)構(gòu)，電氣及邏輯等方面均達(dá)到統(tǒng)一。制定標(biāo)準(zhǔn)的機(jī)構(gòu)：一些國(guó)際級(jí)，國(guó)家級(jí)或相關(guān)行業(yè)協(xié)會(huì)及公認(rèn)的著名企業(yè)聯(lián)合會(huì)?？偩€標(biāo)準(zhǔn)與規(guī)范內(nèi)容機(jī)械結(jié)構(gòu)規(guī)范：規(guī)定模板尺寸、插頭、連接器的形狀、尺寸等規(guī)格位置；功能結(jié)構(gòu)規(guī)范：規(guī)定每個(gè)引腳名稱、功能、時(shí)序及適用協(xié)議；電氣結(jié)構(gòu)規(guī)范：規(guī)定信號(hào)的邏輯電平、最大額定負(fù)載能力及電源電壓等。七.總線數(shù)據(jù)傳輸總線數(shù)據(jù)傳輸有以下幾種方式： 1.同步傳輸 2.異步傳輸 3.半同步傳輸 4.分離式傳輸同步傳輸：收發(fā)部件以系統(tǒng)時(shí)鐘作為 控制數(shù)據(jù)傳輸?shù)臅r(shí)間標(biāo)準(zhǔn)。 一次傳輸所需的時(shí)間是固定 的，即傳輸傳輸周期固定。 嚴(yán)格地按部就班地進(jìn)行讀寫 操作，地址和數(shù)據(jù)出現(xiàn)的時(shí) 刻是嚴(yán)格的。異步傳輸：不依賴系統(tǒng)時(shí)鐘，采用 應(yīng)答式傳輸技術(shù)。用請(qǐng)求 （REQ）和應(yīng)答（ACK）

協(xié)調(diào)傳輸過(guò)程，常用全互 鎖異步總線協(xié)定。全互鎖：完全用一問一答方式聯(lián)絡(luò)協(xié)調(diào)， 一方下一個(gè)動(dòng)作必須在對(duì)方的指 示或應(yīng)答有效后才進(jìn)行。①發(fā)方數(shù)據(jù)有效時(shí),使READY有效②收方收到READY有效才開始接收數(shù)據(jù)③收方取走數(shù)據(jù)后使ACK有效，表示數(shù)據(jù)已收到④發(fā)方收到ACK有效，撤除數(shù)據(jù)線,并使READY=0⑤收方測(cè)到READY=0即通知發(fā)方開始新的周期⑥收方收使ACK=0，即開始下一總線周期半同步傳輸：總體看是同步系統(tǒng)。傳輸用系統(tǒng)時(shí)鐘同步，但對(duì)慢速設(shè)備可延長(zhǎng)傳輸數(shù)據(jù)的周期。方法是采用增加一條信號(hào)線（WAIT或READY）控制是否增加（插入）等待周期來(lái)延長(zhǎng)傳輸周期。分離式傳輸：將一個(gè)讀周期分解成二個(gè)分離子周期，提高總線傳輸率。第一子周期主模塊發(fā)完地址，命令即釋放總線，使其他模塊能使用總線； 第二子周期地址選中的 從模塊準(zhǔn)備就緒即啟動(dòng)進(jìn) 行同步高速信息傳輸。PC機(jī)中系統(tǒng)總線PC/XT總線1981年IBM推出8位,適用于以 8088為CPU的PC/XTPC機(jī)PC/AT總線1984年IBM推出以80286為CPU

的16位PC機(jī)總線(未公布) ISA總線

同期,Intel、IEEE和EISA集團(tuán)聯(lián) 合開發(fā)出與AT總線相近的ISA工 業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線ISA總線主要性能：I/O空間0100H—03FFH；24位地址線，16MB尋址空間8/16位數(shù)據(jù)線62+36引腳最大位寬16位8MHz時(shí)鐘頻率帶寬16MB/S具有中斷和DMA通道功能

IBM公司專為其PS/2系統(tǒng)開發(fā)的32位微通道總線結(jié)構(gòu)。由于與老的PC機(jī)總線不完全兼容,并且執(zhí)行的是使用許可證制度，因此未能得到有效推廣。MCA總線 1988年compaq、AST、EPSON等 推出32位微機(jī)總線的，結(jié)構(gòu)與ISA

總線兼容，與IBM的MCA總線抗衡。 Intel為其推出一套配套芯片。EISA總線主要性能：開放結(jié)構(gòu)，與ISA總線兼容32位地址線，4GB尋址能力32位數(shù)據(jù)線最大時(shí)鐘頻率8.3MHz帶寬33MB/SEISA總線

VESA組織(1992年由IBM、 Compaq等發(fā)起，有120多家 公司參加,按LocalBus(局部 總線)標(biāo)準(zhǔn)設(shè)計(jì)的一種開放 性總線。VESA總線一.概述

1991年下半年，Intel公司首先提出 了PCI的概念，并聯(lián)合IBM、compaq、AST、HP、DEC等100多家公司成立了PCI集團(tuán)，其英文全稱為： PeripheralComponentInterconnect SpecialInterestGroup(外圍部件互連 專業(yè)組)，簡(jiǎn)稱PCISIG。PCI總線二.

PCI總線主要性能：總線時(shí)鐘頻率：33.3MHz/66MHz帶寬：時(shí)鐘頻率33.3MHz

位寬32位時(shí)為133MB/s，

位寬64位時(shí)為266MB/s

時(shí)鐘頻率66MHz

位寬32位時(shí)為266MB/s，

位寬64位時(shí)為532MB/s總線寬度：32位（5V）/64位（3.3V）時(shí)鐘同步方式獨(dú)立于處理品與CPU及時(shí)鐘頻率無(wú)關(guān)其它特點(diǎn)：支持突發(fā)式讀寫方式，提供首地址即可順序讀寫數(shù)據(jù)。支持并發(fā)操作，CPU和PCI可并行工作。PCI控制器能自動(dòng)執(zhí)行數(shù)據(jù)緩沖到外設(shè)的傳輸，無(wú)須CPU干預(yù)。支持總線主控技術(shù)。允許主控部件（智能設(shè)備或多處理器中任一處理器）取得總線控制權(quán)，加速數(shù)據(jù)傳輸。具有自動(dòng)配置功能，支持即插即用。支持5V和3.3V擴(kuò)展卡，由插槽結(jié)構(gòu)保證。PCI2.2版支持熱插拔。三.PCI總線系統(tǒng)結(jié)構(gòu)

CPU總線和PCI總線由橋接電路（習(xí)慣上稱為北橋芯片）相連。

PCI總線和ISA/EISA總線之間也通過(guò)橋接電路（習(xí)慣上稱為南橋芯片）相連。PCI橋路：實(shí)現(xiàn)控制PCI總線的全部控制，PCI橋路與CPU接口引入先進(jìn)先出（FIFO）緩沖器，使PCI上的部件與CPU并發(fā)工作。將PCI總線轉(zhuǎn)換為標(biāo)準(zhǔn)總線

橋路內(nèi)含有: 8259中斷控制器 8254定時(shí)/計(jì)數(shù)器 8237DMA控制器 等可編程電路標(biāo)準(zhǔn)總線橋路：橋路芯片組舉例：intel815EP芯片組

intel815EP芯片組支持intelP3CPU ，不支持ISA總線。 有下列芯片： 82815EPMCH 82801BA82815EPMCH：內(nèi)含

SDRAM控制器、CPU總線接 口、AGP接口、時(shí)鐘和中心接 口（Hbinterface）82801BA ：內(nèi)含

PCI接口、處理器接口、 兩個(gè)8259中斷接口、IDE接口、

USB控制器、中心接口（Hb interface）、兩個(gè)8254定時(shí)/計(jì) 數(shù)器、兩個(gè)8237DMA控制器四.PCI總線基本引腳和擴(kuò)展引腳

必備信號(hào)（左邊）49條 可選信號(hào)（右邊）51條包含電源、地、保留引腳： 總引腳數(shù)120條不含電源：PCI總線通過(guò)PCI插槽與I/O板卡連接PCI應(yīng)用系統(tǒng)：32位應(yīng)用系統(tǒng)用左邊的必備信號(hào)即 可（主設(shè)備49根，從設(shè)備47根）64位應(yīng)用系統(tǒng)接口信號(hào)為必備信號(hào) 可選信號(hào)（共100根）PCI總線信號(hào)線注釋：32位數(shù)據(jù)線4根C/BE[3：0]線指定4個(gè)字節(jié)64位數(shù)據(jù)線C/BE[7：4]和C/BE[3：0]8根 選擇線確定8個(gè)字節(jié)PCI總線數(shù)據(jù)傳輸控制基本上由三條線控制：FRAME#：由主設(shè)備驅(qū)動(dòng)，控制一次數(shù)據(jù)傳輸 周期的起始和結(jié)束。IRDY#：由主設(shè)備驅(qū)動(dòng)，低電平有效，高電平 允許插入等待周期。

TRDY#：由從設(shè)備驅(qū)動(dòng)，低電平有 效，高電平 允許插入等待周期。

PCI總線周期：CLK時(shí)鐘同步控制1.主設(shè)備發(fā)出FRAME#有效信號(hào)，PCI總 線周期開始，每個(gè)周期由一個(gè)地址期多個(gè)數(shù)據(jù)期組成；2.PCI總線周期開始，首先是地址期，主控器送出地址線和總線命令（C/BE）；3.下一周期若IRDY# ，TRDY#有效，則按C/BE字節(jié)讀/寫選中的字節(jié)數(shù)據(jù)； 4.以后在CLK控制下逐個(gè)傳輸后續(xù)數(shù)據(jù)；5.當(dāng)FRAME#高電平，IRDY#低電平則表 示本數(shù)據(jù)傳輸周期最后一個(gè)數(shù)據(jù)期。即插即用功能的保障資源：地址空間，中斷號(hào)和DMA

通道號(hào)計(jì)算機(jī)對(duì)功能板卡的資源配置：早期PC機(jī)：由用戶通過(guò)跳線或撥動(dòng) 開關(guān)來(lái)設(shè)置

Pentium以上PC機(jī)：計(jì)算機(jī)自動(dòng)配 置（PlugandPlay）,降低了 對(duì)用戶的要求。五.PCI配置空間PCI板卡即插即用原理：

每一塊PnP板卡上都有一組稱為配置空間的寄存器。其中保存有對(duì)系統(tǒng)資源的需求參數(shù)。

Windows9X系統(tǒng)啟動(dòng)時(shí)，由BIOS引導(dǎo)程序讀出這些參數(shù)，經(jīng)對(duì)每塊板卡對(duì)資源的需求進(jìn)行綜合后，對(duì)整個(gè)系統(tǒng)資源進(jìn)行分配。PCI配置空間：長(zhǎng)度為256字節(jié)其內(nèi)容為： 1.設(shè)備單元識(shí)別碼 2.擴(kuò)展ROM基地址3.銷售商識(shí)別碼