傳統(tǒng)的邏輯系統(tǒng)當(dāng)規(guī)模增大時(shí)_第1頁(yè)
傳統(tǒng)的邏輯系統(tǒng)當(dāng)規(guī)模增大時(shí)_第2頁(yè)
傳統(tǒng)的邏輯系統(tǒng)當(dāng)規(guī)模增大時(shí)_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

傳統(tǒng)的邏輯系統(tǒng):當(dāng)規(guī)模增大時(shí)

焊點(diǎn)多，可靠性下降；系統(tǒng)規(guī)模增加，成本升高；功耗增加；占用空間擴(kuò)大。連接線與點(diǎn)增多抗干擾下降半定制標(biāo)準(zhǔn)單元（StandardCellArray簡(jiǎn)稱SCA）門陣列（GateArray簡(jiǎn)稱GA）可編程邏輯器件（ProgrammableLogicDevice）近年來(lái)PLD從芯片密度、速度等方面發(fā)展迅速，已成為一個(gè)重要分支。MAX7128S系統(tǒng)放在一個(gè)芯片內(nèi)專用集成電路（簡(jiǎn)稱ASIC）用戶定制集成電路ASIC全定制（FullCustomDesignIC）廠商直接做出。如：表芯廠商做出半成品半定制（Semi-CustomDesignIC）第一節(jié)可編程邏輯器件PLD概述PLDSPLDHDPLDCPLDFPGA任何組合函數(shù)都可表示為與—或表達(dá)式：用兩級(jí)與—或電路實(shí)現(xiàn)SCACPLDGAPROMPLAPALGAL由大量的二級(jí)與—或單元電路組成—與固定，或編程—與或均可編程

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論