數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)書

一、實(shí)驗(yàn)?zāi)康?.了解全加器的實(shí)現(xiàn)方法。

2.掌握全加器的功能。3.掌握組合邏輯電路的設(shè)計(jì)與測試方法。

1二、實(shí)驗(yàn)所用器件和儀表

1.二輸入四與非門74LS001塊

2.二輸入四與門74LS081塊

3.二輸入四或非門74LS021塊

4.二輸入四異非門74LS861塊

5.4-2-3-2與或非門74LS642塊

6.根據(jù)設(shè)計(jì)需要選配元器件2三、設(shè)計(jì)思路1.使用中、小規(guī)模集成電路來設(shè)計(jì)組合電路是最常見的邏輯電路。設(shè)計(jì)組合電路的一般步驟如圖5.1所示。圖5.1組合邏輯電路設(shè)計(jì)流程圖3根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡法求出簡化的邏輯表達(dá)式。并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡化后的邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)的正確性。

42、組合邏輯電路設(shè)計(jì)舉例用“與非”門設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí)，輸出端才為“1”。設(shè)計(jì)步驟：（1）根據(jù)題意列出真值表如表5－1所示，再填入卡諾圖表5.2中。

D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表5.15表5.2DABC000111100001111111101（2）由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式Z＝ABC＋BCD＋ACD＋ABD=6（3）根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成的邏輯電路如圖5.2所示。圖5.2表決電路邏輯圖7（4）用實(shí)驗(yàn)驗(yàn)證邏輯功能在實(shí)驗(yàn)裝置適當(dāng)位置選定三個(gè)14P插座，按照集成塊定位標(biāo)記插好集成塊74LS20。按圖5.2接線，輸入端A、B、C、D接至邏輯開關(guān)，輸出端Z接邏輯電平，按真值表（自擬）要求，逐次改變輸入變量，測量相應(yīng)的輸出值，驗(yàn)證邏輯功能，與表5－1進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。實(shí)驗(yàn)提示：對與或非門而言，如果一個(gè)與門中的一條或幾條輸入引腳不被使用，則需將它們接高電平；如果一個(gè)與門不被使用,則需將此與門的至少一條輸入引腳接低電平。8四、實(shí)驗(yàn)內(nèi)容1.（選做）設(shè)計(jì)用與非門及用異或門、與門組成的半加器電路。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測試電路邏輯功能符合設(shè)計(jì)要求為止。2.設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與門、或門組成。3.設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與門、或門組成。

4.設(shè)計(jì)一位全加器，要求用與或非門實(shí)現(xiàn)。

5.用雙4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)全加器。

1）寫出設(shè)計(jì)過程2）畫出接線圖3）驗(yàn)證邏輯功能9五、實(shí)驗(yàn)預(yù)習(xí)要求及思考題1.根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。2.如何用最簡單的方法驗(yàn)證“與或非”門的邏輯功能是否完好？

3.“與或非”門中，當(dāng)某一組與端不用時(shí)，應(yīng)作如何處理？

10六、實(shí)驗(yàn)報(bào)告1、列寫實(shí)驗(yàn)任務(wù)的設(shè)計(jì)過程，畫出設(shè)計(jì)的電路圖。2、對所設(shè)計(jì)