數(shù)電06時序邏輯電路

第六章時序邏輯電路重點：時序邏輯電路的分析方法、計數(shù)器、移位寄存器難點：時序邏輯電路的設計方法1精選ppt§6.1時序邏輯電路概述一、時序邏輯電路

1、時序邏輯電路—任一時刻電路的輸出狀態(tài)不僅取決于該時刻的輸入信號，而且與輸入信號作用前電路的歷史狀態(tài)有關。

2、時序邏輯電路結構

由組合邏輯電路和存儲電路兩部分組成。

2精選ppt3、時序邏輯電路的分類按各存儲單元是否同步工作分類同步時序邏輯電路異步時序邏輯電路按功能分類寄存器計數(shù)器按輸出分類米利型穆爾型3精選ppt二、時序邏輯電路邏輯功能的表示方法D0D1&&&≥1CPA1DC11DC1FF0FF1Q0Q0Q1Q1Y11、邏輯方程組

（1）輸出方程組

（2）激勵方程組

（3）狀態(tài)方程組

4精選ppt010111100011011101100001010110100010001100000000YA01(b)/000(a)/111(d)11(d)/000(a)/110(c)01(b)/000(a)/101(b)10(c)/000(a)/000(a)A=1A=02、狀態(tài)表

以表格的形式反映時序電路的次態(tài)、輸入信號和現(xiàn)態(tài)之間對應的邏輯關系。5精選ppt3、狀態(tài)圖

以幾何圖形的形式反映時序邏輯電路狀態(tài)轉換規(guī)律及相應的輸入、輸出取值情況。00(a)01(b)10(c)11(d)Q1Q0A/Y0/10/01/00/11/01/01/00/101(b)/000(a)/111(d)11(d)/000(a)/110(c)01(b)/000(a)/101(b)10(c)/000(a)/000(a)A=1A=06精選pptCPAQ0Q1Y4、時序圖

以波形圖形式反映時序電路輸入信號，輸出信號，電路狀態(tài)等取值在時間上的對應邏輯關系。7精選ppt§6.2同步時序邏輯電路的分析

1、根據(jù)給定的邏輯電路圖，寫出電路的輸出方程組。

2、根據(jù)邏輯電路圖，寫出存儲電路每個觸發(fā)器的激勵方程（驅(qū)動方程）。3、將激勵方程代入各個觸發(fā)器的特性方程中，得到每個觸發(fā)器的狀態(tài)方程。

4、由三個方程組（激勵、狀態(tài)、輸出方程組）列出電路的狀態(tài)表、畫出狀態(tài)圖或時序圖。5、確定電路的邏輯功能，用文字描述電路的邏輯功能。

8精選ppt例1分析同步時序電路的邏輯功能。（1）輸出方程組

（2）激勵方程組

（3）狀態(tài)方程組

9精選ppt00/111/01111/010/01010/001/00101/000/000A=1A=0狀態(tài)表

00011110Q1Q0A/Y1/00/01/01/00/01/10/00/0狀態(tài)圖

10精選ppt時序圖

邏輯功能分析

由信號A控制的可控二進制計數(shù)器，CP為計數(shù)脈沖。11精選ppt例2分析同步時序邏輯電路。12精選ppt時序圖

13精選ppt例3分析同步時序邏輯電路。14精選ppt15精選ppt例4:分析下列時序電路的邏輯功能.輸出方程：Z=XQ0Q1驅(qū)動方程：J0=XQ1，K0=XJ1=X，K1=X+Q0狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnnJK觸發(fā)器的特性方程：Qn+1=JQn+KQn1J1KC1QQF01J1KC1QQF1CP&1&&ZX16精選ppt狀態(tài)表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1狀態(tài)圖001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能:1111序列檢測器輸出方程：Z=XQ0Q1狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn17精選ppt設計要求原始狀態(tài)圖最簡狀態(tài)圖畫電路圖檢查電路能否自啟動1246時序邏輯電路的設計步驟：選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程5狀態(tài)分配3化簡§6.3同步時序邏輯電路的設計18精選ppt例1用D觸發(fā)器設計一個8421BCD碼同步十進制計數(shù)器。000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次態(tài)（激勵信號）現(xiàn)態(tài)計數(shù)脈沖CP（1）列出狀態(tài)表19精選ppt（2）確定激勵方程組20精選ppt（3）畫出邏輯圖，檢查自啟動能力21精選ppt（3）畫出邏輯圖，檢查自啟動能力22精選ppt例2設計110序列編碼檢查器。輸入信號為110時輸出為1，否則為0。（1）建立原始狀態(tài)圖，列出原始狀態(tài)表23精選ppt原始狀態(tài)表（2）狀態(tài)化簡簡化狀態(tài)表24精選ppt（3）狀態(tài)分配（4）選擇觸發(fā)器類型JK觸發(fā)器激勵表25精選ppt（5）確定激勵方程組和輸出方程組狀態(tài)轉換真值表及激勵信號26精選ppt激勵信號及輸出信號的卡諾圖激勵方程組和輸出方程組27精選ppt（6）畫出邏輯圖，檢查自啟動能力電路進入無效狀態(tài)10后，（1）A=0，次態(tài)為00，Y=1，出錯，修正Y=Q1Q0A；（2）A=1，次態(tài)為11，Y=028精選ppt例3根據(jù)給定原始狀態(tài)圖，用D觸發(fā)器設計邏輯電路。29精選ppt（1）列原始狀態(tài)表30精選ppt（2）狀態(tài)化簡31精選ppt化簡后的狀態(tài)圖32精選ppt（3）狀態(tài)分配33精選ppt（4）確定激勵方程組和輸出方程組34精選ppt35精選ppt（5）畫出邏輯圖，檢查自啟動能力36精選ppt37精選ppt例：設計一個?？勺儙нM位輸出端的同步加法計數(shù)器。當控制信號X＝0時為三進制加法計數(shù)器；X＝1時為四進制加法計數(shù)器。解：1.求原始狀態(tài)圖輸入控制端：X輸出端：Z1（三進制計數(shù)器的進位輸出端）Z2（四進制計數(shù)器的進位輸出端）X/Z1Z2?/00

?/000/101/001/012.選擇觸發(fā)器類型，求驅(qū)動方程和輸出方程。觸發(fā)器類型：D個數(shù)：2根據(jù)D觸發(fā)器的激勵表與原始狀態(tài)圖，作狀態(tài)表。設計舉例0001101138精選pptXQ1Q000011110011×100100D10輸入X現(xiàn)態(tài)Q1n

Q0n驅(qū)動信號D1

D0次態(tài)

Q1n+1Q0n+1000111101011000011001000000輸出Z1

Z2000001從卡諾圖看出，約束項均未使用，按“0”處理填入表中，得到全狀態(tài)表。011000000輸出方程：狀態(tài)轉換表全00111000110000110001010110011設計舉例XQ1Q000011110010×000111D039精選ppt3.畫邏輯圖設計舉例40精選ppt4.畫全狀態(tài)圖電路是一個能自啟動且滿足帶進位輸出端、?？勺兊挠嫈?shù)器。設計舉例X/Z1Z20輸入X現(xiàn)態(tài)Q1n

Q0n驅(qū)動信號D1

D0次態(tài)

Q1n+1Q0n+1000111101011000011001000000輸出Z1

Z2000001011000000狀態(tài)轉換表全00111000110000110001010110011?/00

?/000/101/001/01000110110/0041精選ppt同步時序電路有統(tǒng)一的時鐘信號，在時鐘脈沖作用下電路中所有觸發(fā)器狀態(tài)同時改變。異步時序電路沒有統(tǒng)一的時鐘信號。通過討論異步時序電路的分析，進一步加深對異步時序電路的理解。脈沖異步時序電路：輸入信號是脈沖信號電平異步時序電路：輸入信號是電平主要介紹異步時序電路的分析分類§6.4異步時序邏輯電路的分析42精選ppt（1）列各邏輯方程組觸發(fā)時鐘方程輸出方程激勵方程狀態(tài)方程43精選ppt（2）列狀態(tài)表（3）畫狀態(tài)圖和時序圖（4）邏輯功能分析異步二進制減計數(shù)器44精選ppt寄存器移位寄存器基本移位寄存器雙向移位寄存器用來存放數(shù)據(jù)一、寄存器§6.5典型時序邏輯集成電路45精選ppt一、寄存器8位CMOS集成寄存器74HC/HCT37446精選ppt集成寄存器74HC/HCT374芯片引腳圖47精選ppt二、移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。實現(xiàn)數(shù)據(jù)的串行/并行或并行/串行的轉換、數(shù)值運算以及其他數(shù)據(jù)處理功能。按移位方式分類基本移位寄存器雙向移位寄存器48精選ppt（1）基本移位寄存器D觸發(fā)器構成的4位移位寄存器狀態(tài)表49精選ppt1工作原理高位到低位2341移位脈沖50精選ppt5674移位脈沖輸出輸入四個移位脈沖，1101由高位至低位依次從Q3端輸出。串行輸出方式51精選ppt移位寄存器波形圖52精選ppt2典型集成電路8位集成移位寄存器74HC/HCT164164引腳圖53精選ppt功能（2）多功能雙向移位寄存器左移（數(shù)據(jù)從高位移向低位）右移（數(shù)據(jù)從低位移向高位）數(shù)據(jù)保持并行輸入與輸出54精選ppt多功能雙向移位寄存器的一種設計方案S1、S0為控制信號，S1S0

=00，保持；S1S0=01，右移；S1S0=10，左移；S1S0=11，并行輸入。1工作原理55精選ppt2典型集成電路4位雙向移位寄存器74HC/HCT194的內(nèi)部邏輯圖4選1數(shù)據(jù)選擇器56精選ppt4位雙向移位寄存器74HC/HCT194功能表74HC/HCT194邏輯圖引腳圖57精選ppt2片74HC/HCT194擴展成8位多功能雙向移位寄存器CPMRS1S0DI0DI3DI4DI7Q0Q3Q4Q7DSRDSL58精選ppt計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制/模)二、計數(shù)器59精選ppt（1）二進制計數(shù)器

按二進制的規(guī)律累計脈沖個數(shù)，它也是構成其它進制計數(shù)器的基礎。要構成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制計數(shù)器異步計數(shù)器：計數(shù)脈沖CP不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉后,后級觸發(fā)器才能翻轉。60精選ppt二進制數(shù)Q2Q1Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進制加法計數(shù)器狀態(tài)表從狀態(tài)表可看出：最低位觸發(fā)器來一個脈沖就翻轉一次，每個觸發(fā)器由1變?yōu)?時，要產(chǎn)生進位信號,這個進位信號應使相鄰的高位觸發(fā)器翻轉。61精選ppt4位異步二進制計數(shù)器邏輯圖4位異步二進制計數(shù)器時序圖波紋計數(shù)器TCP>>Ntpd典型集成電路：74HC/HCT3932分頻4分頻8分頻16分頻62精選ppt2.同步二進制計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉，因此工作速度快。但接線較復雜。63精選ppt二進制數(shù)Q2Q1Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進制加法計數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器F0每來一個脈沖就翻轉一次；F1：當Q0=1時，再來一個脈沖則翻轉一次；F2：當Q0=Q1=1時，再來一個脈沖則翻轉一次。1、工作原理64精選ppt用T觸發(fā)器來實現(xiàn)：4位同步二進制計數(shù)器邏輯圖65精選ppt4位同步二進制計數(shù)器時序圖66精選ppt2、典型集成計數(shù)器74LVC1612選1數(shù)據(jù)選擇器CR67精選ppt74LVC161功能表68精選ppt74LVC161時序圖69精選ppt例6.5.1試用74LVC161構成模216的同步二進制計數(shù)器。70精選ppt（2）非二進制計數(shù)器1