第2章-PC系統(tǒng)及PC機(jī)接口基礎(chǔ)

專(zhuān)題1存儲(chǔ)系統(tǒng)、存儲(chǔ)器及譯碼1存儲(chǔ)系統(tǒng)與半導(dǎo)體存儲(chǔ)器的分類(lèi)1.1存儲(chǔ)系統(tǒng)計(jì)算機(jī)的存儲(chǔ)器外存儲(chǔ)器作用：用于存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)，是主機(jī)一部分。特點(diǎn)：通常用半導(dǎo)體存儲(chǔ)器作為內(nèi)存儲(chǔ)器。內(nèi)存速度較高，CPU可直接讀寫(xiě)。作用：用于存放暫時(shí)不用的程序和數(shù)據(jù)。特點(diǎn)：容量大、速度較低、CPU不能直接讀寫(xiě)。內(nèi)存儲(chǔ)器存儲(chǔ)系統(tǒng)

通過(guò)軟、硬件結(jié)合，形成了內(nèi)存-外存的存儲(chǔ)層次，即存儲(chǔ)系統(tǒng)。

速度方面，內(nèi)存比CPU大約慢一個(gè)數(shù)量級(jí)，存在速度匹配的瓶頸。在CPU和內(nèi)存中間增加一層高速Cache，又構(gòu)成了高速緩存（Cache）-內(nèi)存層次。要求Cache速度與CPU速度匹配或接近。完全由硬件來(lái)實(shí)現(xiàn)高速緩存-內(nèi)存的地址映像技術(shù)。

高速緩存（Cache）-內(nèi)存層次解決提高存儲(chǔ)速度問(wèn)題內(nèi)存-外存存儲(chǔ)層次解決了大容量和低成本的矛盾。

內(nèi)存一般用來(lái)存放當(dāng)前活躍的程序和數(shù)據(jù)。目前主要采用半導(dǎo)體存儲(chǔ)器，使用隨機(jī)存取方式

外存用于存放當(dāng)前不活躍的程序和數(shù)據(jù)。一般采用軟盤(pán)、硬磁盤(pán)、光盤(pán)、優(yōu)盤(pán)

cache用在CPU與內(nèi)存之間，在交換信息時(shí)起緩沖作用。

CacheCPU內(nèi)存儲(chǔ)器外存儲(chǔ)器2個(gè)層次三級(jí)體系：1.2半導(dǎo)體存儲(chǔ)器的分類(lèi)及特點(diǎn)1.半導(dǎo)體存儲(chǔ)器的分類(lèi)按器件原理分：有雙極型、MOS型存儲(chǔ)器；分類(lèi)新近推出閃速存儲(chǔ)器（Flash），既具有RAM易讀、寫(xiě)、體積小、集成度高、速度快等優(yōu)點(diǎn)，又有ROM斷電后信息不丟失等優(yōu)點(diǎn)。按存取方式分：有隨機(jī)存?。≧AM）和只讀存儲(chǔ)器（ROM）；按存儲(chǔ)原理分：有靜態(tài)（SRAM）和動(dòng)態(tài)（DRAM）半導(dǎo)體存儲(chǔ)器的分類(lèi)1.2半導(dǎo)體存儲(chǔ)器的分類(lèi)及特點(diǎn)2.半導(dǎo)體存儲(chǔ)器的性能指標(biāo)性能指標(biāo):功耗、可靠性、容量、價(jià)格、集成度、存取速度從功能和接口電路角度，最重要是芯片的存取容量和速度。（1）存儲(chǔ)容量 存儲(chǔ)容量是指存儲(chǔ)器存放二進(jìn)制信息的總位數(shù)即：存儲(chǔ)容量=存儲(chǔ)單元數(shù)×單元的位數(shù)。芯片的容量通常采用比特（Bit）作為單位。如N×8、N×4、N×1這樣的形式來(lái)表示芯片的容量(集成方式)。計(jì)算機(jī)中一般以字節(jié)B（Byte）為單位，如256KB、512KB等。大容量的存儲(chǔ)器用MB、GB、TB為單位。

2存儲(chǔ)器層次結(jié)構(gòu)及譯碼電路2.1存儲(chǔ)器層次結(jié)構(gòu)把不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)構(gòu)組成多層存儲(chǔ)器，并通過(guò)管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中。

主要由高速緩沖存儲(chǔ)器Cache、主存儲(chǔ)器和輔助外存組成。2.1存儲(chǔ)器層次結(jié)構(gòu)微型計(jì)算機(jī)存儲(chǔ)層次圖

呈現(xiàn)金字塔形結(jié)構(gòu)，越往上存儲(chǔ)器件的速度越快，CPU的訪問(wèn)頻度越高；同時(shí)價(jià)格也越高，系統(tǒng)擁有量越小。2.1存儲(chǔ)器層次結(jié)構(gòu)微型計(jì)算機(jī)存儲(chǔ)層次圖

寄存器位于塔頂端，數(shù)量有限、存取速度最快。向下依次是Cache、主存儲(chǔ)器、輔助存儲(chǔ)器。位于塔底的存儲(chǔ)設(shè)備，其容量最大，每位價(jià)格最低，但速度最慢。2.1存儲(chǔ)器層次結(jié)構(gòu)狹義三層：Cache、內(nèi)存、外存。廣義四層：加上CPU寄存器構(gòu)成微處理器四層存儲(chǔ)體系。存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在緩存主存和主存輔存這兩個(gè)存儲(chǔ)層次上。微型計(jì)算機(jī)存儲(chǔ)層次圖2.2存儲(chǔ)器片內(nèi)譯碼1.譯碼器的譯碼原理

譯碼（解碼）：輸入二進(jìn)制代碼→對(duì)應(yīng)的控制信號(hào)。 譯碼器：一個(gè)有多個(gè)輸入和多個(gè)輸出的組合電路。譯碼器結(jié)構(gòu)框圖輸入n與輸出m關(guān)系2n=mA1A0Yi00Y001Y110Y211y32.2存儲(chǔ)器片內(nèi)譯碼兩位二進(jìn)制譯碼器圖01111010010A1A0011111111選通輸入控制端E2.2存儲(chǔ)器片內(nèi)譯碼2.存儲(chǔ)器片內(nèi)譯碼方式（1）單譯碼方式（一維譯碼）（2）雙譯碼方式（二維譯碼）

單譯碼特點(diǎn)：譯碼電路簡(jiǎn)單；同樣的存儲(chǔ)單元，需要較多的輸入線(xiàn)。

地址線(xiàn)分成兩組，一組作為行地址譯碼選擇，另一組作為列地址譯碼選擇，這樣構(gòu)成一種二維地址譯碼方式。3隨機(jī)存儲(chǔ)器（RAM）3.1靜態(tài)存儲(chǔ)器（SRAM）由兩個(gè)增強(qiáng)型的NMOS反相器交叉耦合而成4.特點(diǎn): 集成度低， 功耗較大。 速度快，穩(wěn)定； 無(wú)刷新電路。3.1靜態(tài)存儲(chǔ)器1.型號(hào)介紹SRAM的不同規(guī)格，如2101（256×4位）、2102（1K×1位）、2114（1K×4位）、4118（1K×8位）、6116（2K×8位）已停產(chǎn)，很難買(mǎi)到。

現(xiàn)在常用型號(hào)：6264（8K×8位）和62256（32K×8位）等。2.61166116是2KB靜態(tài)存儲(chǔ)器芯片。3.1靜態(tài)存儲(chǔ)器6116真值表工作方式I/O線(xiàn)狀態(tài)功率狀態(tài)H××沒(méi)選中高阻備用狀態(tài)LL×寫(xiě)入DIN運(yùn)行狀態(tài)LHL讀出DOUT運(yùn)行狀態(tài)LHH－高阻運(yùn)行狀態(tài)3.2動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）1.動(dòng)態(tài)讀寫(xiě)原理DRAM是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。特點(diǎn)：集成度高，功耗低。速度慢于SRAM，需要不斷刷新。3.2動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）2.DRAM的刷新

刷新即對(duì)基本存儲(chǔ)電路進(jìn)行補(bǔ)充電荷

就是每隔一定時(shí)間（一般2ms）對(duì)DRAM的所有單元進(jìn)行讀出，經(jīng)讀出放大器放大后再重新寫(xiě)入原電路中，以維持電容上的電荷，進(jìn)而使所存信息保持不變。（1）正常讀/寫(xiě)存儲(chǔ)器也是一次刷新（2）每隔2mS單獨(dú)周期性刷新一次●結(jié)構(gòu)上是采用按行刷新-----其時(shí)間稱(chēng)為刷新周期。●內(nèi)部劃分成小矩陣，這樣所有的矩陣同時(shí)進(jìn)行刷新。3.2動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）3.DRAM芯片舉例

目前常用的有4164（64K×1Bit）、41256（256K×1Bit）、41464（64K×4Bit）和414256（256K×4Bit）等類(lèi)型。（1）DRAM4164的存儲(chǔ)芯片結(jié)構(gòu)3.2動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM）

要點(diǎn)：1.數(shù)據(jù)線(xiàn)與芯片位數(shù)一致，一般為8位居多；2.控制線(xiàn)一般具有讀、寫(xiě)、片選信號(hào)；3.地址線(xiàn)隨芯片存儲(chǔ)容量線(xiàn)性變化。1K單元：1024=21010根地址線(xiàn)2K=11根，4K=12根8K=13根但二次鎖存地址的芯片有差別。5CPU與存儲(chǔ)器的連接5.1連接存儲(chǔ)器的基本問(wèn)題1.把握要領(lǐng)---緊扣三總線(xiàn)CPU與存儲(chǔ)器連接示意

AB地址總線(xiàn)與容量對(duì)應(yīng)；均經(jīng)鎖存器與M全部對(duì)應(yīng)相連接。

DB數(shù)據(jù)總線(xiàn)根據(jù)4、8位不同，分別與高8位或低8位對(duì)應(yīng)連接。

CB控制總線(xiàn)一般考慮CS、WE、RD、M/IO及相應(yīng)的控制邏輯。5.1連接存儲(chǔ)器的基本問(wèn)題2.綜合考慮的因素1）CPU總線(xiàn)的帶負(fù)載能力

可加驅(qū)動(dòng)器或緩沖器2）速度匹配與時(shí)序控制盡量選快速芯片3）數(shù)據(jù)通路匹配

存儲(chǔ)器以字節(jié)為，16位或32位數(shù)據(jù)，放連續(xù)的幾個(gè)內(nèi)存單元中，稱(chēng)為“字節(jié)編址結(jié)構(gòu)”。（奇、偶體）4）合理的內(nèi)存分配分為ROM區(qū)和RAM區(qū)單元的位數(shù)與其數(shù)據(jù)線(xiàn)數(shù)相對(duì)應(yīng)：

3.存儲(chǔ)器的片選與地址分配

10位地址，1024單元8位地址，256單元

1)正確連接存儲(chǔ)器的關(guān)鍵點(diǎn)合理分配存儲(chǔ)空間，并正確譯碼！

芯片的片選信號(hào)和字選控制

當(dāng)CS（或CE）=0時(shí)，芯片被選中當(dāng)CS（或CE）

=

1時(shí)，芯片被封鎖芯片單元與地址線(xiàn)數(shù)相對(duì)應(yīng)存儲(chǔ)容量＝1024×8=8K位＝1K字節(jié)8根數(shù)據(jù)線(xiàn)

◆芯片選擇：在芯片地址線(xiàn)位數(shù)的基礎(chǔ)上擴(kuò)展地址線(xiàn)，

3.存儲(chǔ)器的片選與地址分配每只芯片均有一條片選線(xiàn)CS(CE)，選通芯片?！羝瑑?nèi)地址：由存儲(chǔ)器芯片上地址線(xiàn)編碼決定。擴(kuò)展多芯片時(shí)解決2個(gè)問(wèn)題：擴(kuò)展線(xiàn)位數(shù)n與擴(kuò)展芯片N的關(guān)系為

2n=N2)地址線(xiàn)位數(shù)擴(kuò)展及地址分配CS。并由擴(kuò)展線(xiàn)控制芯片的片選3.存儲(chǔ)器的片選與地址分配例如擴(kuò)展4片4KB字節(jié)的存儲(chǔ)器，則第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH

12位芯片內(nèi)地址★同容量存儲(chǔ)芯片的地址線(xiàn)擴(kuò)展

擴(kuò)展的地址編碼放在高位，芯片地址編碼放在低位。最低最高A15A14A13A12

1011

1011

3位擴(kuò)展地址

★不同容量存儲(chǔ)芯片地址線(xiàn)擴(kuò)展以地址線(xiàn)位數(shù)最多的芯片為準(zhǔn)進(jìn)行擴(kuò)展，在差別位置插入無(wú)關(guān)位。3.存儲(chǔ)器的片選與地址分配例如擴(kuò)展1片4K字節(jié)和1片8K字節(jié)存儲(chǔ)器。A14A13A12A11A08KB芯片10

0

0000

0000

0000→4000H～

10

1

1111

1111

1111→5FFFH4KB芯片01

×

0000

0000

0000→2000H～

01

×

1111

1111

1111→3FFFH插入無(wú)關(guān)位的第二種方法（可擴(kuò)展的地址線(xiàn)充足時(shí)）★不同容量存儲(chǔ)芯片地址線(xiàn)擴(kuò)展以地址線(xiàn)位數(shù)最多的芯片為準(zhǔn)進(jìn)行擴(kuò)展，在差別位置插入無(wú)關(guān)位。3.存儲(chǔ)器的片選與地址分配例如擴(kuò)展1片4K字節(jié)和1片8K字節(jié)存儲(chǔ)器。A15A14A13A12A11A08KB芯片10×0

0000

0000

0000→8000H(A000H)

10×1

1111

1111

1111→9FFFH(BFFFH)4KB芯片01××

0000

0000

0000→4000H(6000H)

01××

1111

1111

1111→4FFFH(6FFFH)5.2存儲(chǔ)器的譯碼方法1.線(xiàn)選譯碼法▲方法：用某一擴(kuò)展位直接作為片選信號(hào)。▲優(yōu)點(diǎn)：無(wú)譯碼電路，線(xiàn)路簡(jiǎn)單，成本低?！秉c(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲(chǔ)空間。圖6.24存儲(chǔ)器線(xiàn)選譯碼電路圖5.2存儲(chǔ)器的譯碼方法1.線(xiàn)選譯碼法▲方法：用某一擴(kuò)展位直接作為片選信號(hào)。▲優(yōu)點(diǎn)：無(wú)譯碼電路，線(xiàn)路簡(jiǎn)單，成本低。▲缺點(diǎn)：有地址重疊現(xiàn)象,浪費(fèi)大量的存儲(chǔ)空間。圖6.24存儲(chǔ)器線(xiàn)選譯碼電路圖A14A13A12在同一時(shí)刻只能有一位為0其中：A12=0選中片1，地址空間為6000H～6FFFH；

（A15的無(wú)關(guān)）重疊區(qū)域之一為E000H～EFFFH;

A13=0選中片2，地址空間為5000H～5FFFH；A14=0選中片3，地址空間為3000H～3FFFH。A2A1A0Yi000001010

0111001011101115.2存儲(chǔ)器的譯碼方法74LS-138是常用的3-8譯碼器圖6.6片選控制譯碼邏輯0110111011102.全譯碼法常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。5.2存儲(chǔ)器的譯碼方法2.全譯碼法▲方法：低位地址線(xiàn)作片內(nèi)字選；高位擴(kuò)展線(xiàn)全部參加譯碼。▲缺點(diǎn)：需加譯碼電路▲優(yōu)點(diǎn)：無(wú)地址重疊現(xiàn)象，地址空間唯一性。6.25全譯碼法的存儲(chǔ)器系統(tǒng)電路圖5.2存儲(chǔ)器的譯碼方法3.部分譯碼法一部分空余地址線(xiàn)參加譯碼一部分用于線(xiàn)選連接圖6.26片選方式的選擇要根據(jù)系統(tǒng)復(fù)雜程度綜合分析確定。5.3存儲(chǔ)器與CPU的連接

●N×1位芯片，擴(kuò)展N個(gè)字節(jié)，用8片并列成一組；

●1K×4位芯片，擴(kuò)展1KB,要用2片并列成一組。2.位擴(kuò)展

★用多塊存儲(chǔ)器芯片重疊使用。并成一個(gè)字節(jié)或字長(zhǎng)的存儲(chǔ)體。

★主要是數(shù)據(jù)線(xiàn)按位排列，存放數(shù)據(jù)的某個(gè)對(duì)應(yīng)位，并行連接到CPU的數(shù)據(jù)線(xiàn)上。

★組內(nèi)每片的地址線(xiàn)、控制線(xiàn)并在一起；再與CPU的相應(yīng)信號(hào)線(xiàn)連接。5.3存儲(chǔ)器與CPU的連接2.位擴(kuò)展讀寫(xiě)片選控制線(xiàn)組內(nèi)并聯(lián)組內(nèi)各芯片地址線(xiàn)并聯(lián)數(shù)據(jù)線(xiàn)按位組分別連接DB5.3存儲(chǔ)器與CPU的連接2.位擴(kuò)展擴(kuò)展第二組讀寫(xiě)片選控制線(xiàn)組內(nèi)并聯(lián)組內(nèi)各芯片地址線(xiàn)并聯(lián)數(shù)據(jù)線(xiàn)按位組分別連接DB5.3存儲(chǔ)器與CPU的連接3.字?jǐn)U展要領(lǐng)：各位組地址線(xiàn)、數(shù)據(jù)線(xiàn)、讀寫(xiě)控制線(xiàn)橫向延伸串聯(lián)。片選線(xiàn)經(jīng)譯碼器分別連接！組2組1組4組3擴(kuò)展容量256B×4組=1KB（組內(nèi)256×4位×2片）5.4

CPU與存儲(chǔ)器典型連接1.設(shè)計(jì)地址譯碼電路步驟：（1）確定(擴(kuò)展)地址線(xiàn)數(shù)（2）確定地址分配（3）畫(huà)地址分配圖和位圖（4）畫(huà)出地址譯碼電路圖并連接

實(shí)用中，應(yīng)盡可能選擇大容量片，以簡(jiǎn)化電路和減少板卡面積。5.4CPU與存儲(chǔ)器典型連接

例如27C64和62C64構(gòu)成32KB的EPROM和32KB的SRAM(0000H～0FFFH）。（1）確定地址線(xiàn)數(shù)27C6462C64芯片上13根A12～A032KBROM需4片32KBRAM需4片8片；擴(kuò)展A15～A13作片選64KB連續(xù)地址空間需要16根5.4CPU與存儲(chǔ)器典型連接芯片編號(hào)類(lèi)型與容量地址范圍0ROM8KB0000H～1FFFH1ROM8KB2000H～3FFFH2ROM8KB4000H～5FFFH3ROM8KB6000H～7FFFH4RAM8KB8000H～9FFFH5RAM8KBA000H～BFFFH6RAM8KBC000H～DFFFH7RAM8KBE000H～FFFFH(3)畫(huà)出地址分配表和地址位圖(2)確定地址分配

考慮地址連續(xù)，設(shè)計(jì)ROM占用前32KB,地址范圍0～7FFFH；RAM占用后32KB,地址范圍8000～0FFFFH。片間地址線(xiàn)片內(nèi)地址線(xiàn)A15A14A13A12～A00000號(hào)ROM芯片0011號(hào)0102號(hào)0113號(hào)1004號(hào)RAM芯片1015號(hào)1106號(hào)1117號(hào)5.4CPU與存儲(chǔ)器典型連接考慮M/IO=1才選中存儲(chǔ)器，與G相連；A15~A13與譯碼輸入端ABC連接。（4）畫(huà)出地址譯碼電路問(wèn)題！芯片內(nèi)地址連續(xù)，但不適應(yīng)分體結(jié)構(gòu)5.4CPU與存儲(chǔ)器典型連接芯片號(hào)類(lèi)型與容量地址范圍0ROM8KB0000H～3FFFH的偶數(shù)體1