計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)-第5章(2016年-fourth)

第5章存儲層次講解者：劉東波聯(lián)系方式行主存系統(tǒng)虛擬存儲器本講小結(jié)本講主要內(nèi)容重點(diǎn)與難點(diǎn)重點(diǎn)三種提高主存性能的存儲器組織技術(shù)的工作原理虛擬存儲器的基本原理快速地址轉(zhuǎn)換技術(shù)的工作原理難點(diǎn)多體交叉存儲器的實(shí)現(xiàn)過程避免存儲體沖突的實(shí)現(xiàn)過程主存的主要性能指標(biāo)：延遲和帶寬以往：Cache主要關(guān)心延遲，I/O主要關(guān)心帶寬?，F(xiàn)在：Cache關(guān)心兩者并行主存系統(tǒng)是在一個(gè)訪存周期內(nèi)能并行訪問多個(gè)存儲字的存儲器。能有效地提高存儲器的帶寬。5.6并行主存系統(tǒng)5.6并行主存系統(tǒng)一個(gè)單體單字寬的存儲器字長與CPU的字長相同。每一次只能訪問一個(gè)存儲字。假設(shè)該存儲器的訪問周期是TM，字長為W位，則其帶寬為：

普通存儲器5.6并行主存系統(tǒng)在相同的器件條件（即TM相同）下，可以采用兩種并行存儲器結(jié)構(gòu)來提高主存的帶寬：單體多字存儲器多體交叉存儲器

5.6并行主存系統(tǒng)一個(gè)單體m字（這里m=4）存儲器

動畫5.6.1單體多字存儲器5.6并行主存系統(tǒng)存儲器能夠每個(gè)存儲周期讀出m個(gè)CPU字。因此其最大帶寬提高到原來的m倍。單體多字存儲器的實(shí)際帶寬比最大帶寬小優(yōu)缺點(diǎn)優(yōu)點(diǎn)：實(shí)現(xiàn)簡單缺點(diǎn)：訪存效率不高

5.6并行主存系統(tǒng)原因：如果一次讀取的m個(gè)指令字中有分支指令，而且分支成功，那么該分支指令之后的指令是無用的。一次取出的m個(gè)數(shù)據(jù)不一定都是有用的。另一方面，當(dāng)前執(zhí)行指令所需要的多個(gè)操作數(shù)也不一定正好都存放在同一個(gè)長存儲字中。寫入有可能變得復(fù)雜。當(dāng)要讀出的數(shù)據(jù)字和要寫入的數(shù)據(jù)字處于同一個(gè)長存儲字內(nèi)時(shí)，讀和寫的操作就無法在同一個(gè)存儲周期內(nèi)完成。5.6并行主存系統(tǒng)多體交叉存儲器：由多個(gè)單字存儲體構(gòu)成，每個(gè)體都有自己的地址寄存器以及地址譯碼和讀/寫驅(qū)動等電路。問題：對多體存儲器如何進(jìn)行編址？存儲器是按順序線性編址的。如何在二維矩陣和線性地址之間建立對應(yīng)關(guān)系？兩種編址方法高位交叉編址低位交叉編址（有效地解決訪問沖突問題）5.6.2多體交叉存儲器5.6并行主存系統(tǒng)多體（m=4）交叉存儲器5.6并行主存系統(tǒng)高位交叉編址對存儲單元矩陣按列優(yōu)先的方式進(jìn)行編址特點(diǎn)：同一個(gè)體中的高log2m位都是相同的（體號）

處于第i行第j列的單元，即體號為j、體內(nèi)地址為i的單元，其線性地址為：

A＝j(luò)×n＋i其中：j＝０，1，2，…，m－1i＝０，1，2，…，n－1一個(gè)單元的線性地址為A，則其體號j和體內(nèi)地址i為：

i＝Amodn5.6并行主存系統(tǒng)5.6并行主存系統(tǒng)把A表示為二進(jìn)制數(shù)，則其高log2m位就是體號，而剩下的部分就是體內(nèi)地址。

低位交叉編址

對存儲單元矩陣按行優(yōu)先進(jìn)行編址特點(diǎn)：同一個(gè)體中的低log2m位都是相同的（體號）5.6并行主存系統(tǒng)處于第i行第j列的單元，即體號為j、體內(nèi)地址為i的單元，其線性地址為：

A＝i×m＋j

其中：i＝０，1，2，…，n－1j＝０，1，2，…，m－15.6并行主存系統(tǒng)一個(gè)單元的線性地址為A，則其體號j和體內(nèi)地址i為：

j＝Amodm把A表示為二進(jìn)制數(shù)，則其低log2m位就是體號，而剩下的部分就是體內(nèi)地址。

例：采用低位交叉編址的存儲器由8個(gè)存儲體構(gòu)成、總?cè)萘繛?4。格子中的編號為線性地址。

5.6并行主存系統(tǒng)為了提高主存的帶寬，需要多個(gè)或所有存儲體能并行工作。

在每一個(gè)存儲周期內(nèi)，分時(shí)啟動m個(gè)存儲體。如果每個(gè)存儲體的訪問周期是TM，則各存儲體的啟動間隔為：

t=TM/m。增加m的值就能夠提高主存儲器的帶寬。但是，由于存在訪問沖突，實(shí)際加速比小于m。5.6并行主存系統(tǒng)單純靠增大m來提高并行主存系統(tǒng)的帶寬是有限的，而且性能價(jià)格比還會隨m的增大而下降。原因：程序的轉(zhuǎn)移概率不會很低數(shù)據(jù)分布的離散性較大5.6并行主存系統(tǒng)5.6.3避免存儲體沖突體沖突：兩個(gè)請求要訪問同一個(gè)體。減少體沖突次數(shù)的一種方法：采用許多體例如，NECSX/3最多可使用128個(gè)體

5.6并行主存系統(tǒng)

這種方法存在問題：假如我們有128個(gè)存儲體，按字交叉方式工作，并執(zhí)行以下程序：

intx[256][512]；

for（j=0；j<512；j=j+1）

for（i=0；i<256；i=i+1）

x[i][j]=2*x[i][j]；

因?yàn)?12是128的整數(shù)倍，同一列中的所有元素都在同一個(gè)體內(nèi)，無論CPU或存儲系統(tǒng)多么高級，該程序都會在數(shù)據(jù)Cache不命中時(shí)暫停。5.6并行主存系統(tǒng)解決體沖突的方法軟件方法(編譯器)循環(huán)交換優(yōu)化擴(kuò)展數(shù)組的大小，使之不是2的冪。硬件方法使體數(shù)為素?cái)?shù)體內(nèi)地址＝地址Amod(存儲體中的字?jǐn)?shù))

可以直接截取舉例體內(nèi)地址存儲體順序交叉取模交叉012345順序交叉和取模交叉的地址映像舉例670120120120168345678910111213142122231516171819209117181023191112420211356221415723虛擬存儲器是“主存-輔存”層次進(jìn)一步發(fā)展的結(jié)果。虛擬存儲器可以分為兩類：頁式和段式頁式虛擬存儲器把空間劃分為大小相同的塊。

(頁面)段式虛擬存儲器則把空間劃分為可變長的塊。

(段)頁面是對空間的機(jī)械劃分，而段則往往是按程序的邏輯意義進(jìn)行劃分。5.7虛擬存儲器5.7.1虛擬存儲器的基本原理5.7虛擬存儲器參數(shù)第一級Cache虛擬存儲器塊（頁）大小16-128字節(jié)4096-65,536字節(jié)命中時(shí)間1-3個(gè)時(shí)鐘周期100-200個(gè)時(shí)鐘周期不命中開銷8-200個(gè)時(shí)鐘周期1,000,000-10,000,000個(gè)時(shí)鐘周期（訪問時(shí)間）（6-160個(gè)時(shí)鐘周期）（800,000-8,000,000個(gè)時(shí)鐘周期）（傳輸時(shí)間）（2-40個(gè)時(shí)鐘周期）（200,000-2,000,000個(gè)時(shí)鐘周期）不命中率0.1-10%0.00001-0.001%地址映像25-45位物理地址到14-20位Cache地址32-64位虛擬地址到25-45位物理地址3.Cache和虛擬存儲器的參數(shù)取值范圍

5.7虛擬存儲器5.7.2快速地址轉(zhuǎn)換技術(shù)地址變換緩沖器TLBTLB是一個(gè)專用的高速緩沖器，用于存放近期經(jīng)常使用的頁表項(xiàng)；TLB中的內(nèi)容是頁表部分內(nèi)容的一個(gè)副本；TLB也利用了局部性原理。TLB中的項(xiàng)由兩部分構(gòu)成：標(biāo)識和數(shù)據(jù)標(biāo)識中存放的是虛地址的一部分。數(shù)據(jù)部分中存放的則是物理頁幀號、有效位