工大組成原理課件-軟件工程

中央處理器CPUI/O總線M總線主存儲(chǔ)器

M.MI/O接口外部設(shè)備1外部設(shè)備2……I/O接口I/O接口外部設(shè)備n第八章系統(tǒng)總線第三章系統(tǒng)總線8.1總線的基本概念8.2總線的分類8.3總線特性及性能指標(biāo)8.4總線結(jié)構(gòu)8.5總線控制8.1總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線是各個(gè)部件共享的傳輸介質(zhì)串行并行四、總線結(jié)構(gòu)計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)框圖中央處理器CPUI/O總線M總線主存儲(chǔ)器

M.MI/O接口外部設(shè)備1外部設(shè)備2……I/O接口I/O接口外部設(shè)備n2.單總線結(jié)構(gòu)框圖單總線（系統(tǒng)總線）CPUM.MI/O接口外部設(shè)備1外部設(shè)備2I/O接口…外部設(shè)備nI/O接口…3.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線M.MCPUI/O接口外部設(shè)備1…外部設(shè)備nI/O接口…存儲(chǔ)總線8.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求3.通信總線串行通信總線并行通信總線傳輸方式用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信8.3總線特性及性能指標(biāo)一、總線物理實(shí)現(xiàn)BUSCPU插件板M.M插件板I/O插件板電纜式、主板式、底板式1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸形狀傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序關(guān)系地址數(shù)據(jù)控制三、總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）串行總線用波特率和比特率表征總線傳輸能力

波特率每秒通過(guò)信道傳輸?shù)臄?shù)據(jù)位數(shù)比特率每秒通過(guò)信道傳輸?shù)挠行?shù)據(jù)位數(shù)

如總線工作頻率為33MHZ，總線寬度為32位，一個(gè)時(shí)鐘周期傳輸一次它的最大傳輸率為132MB/S數(shù)據(jù)線位數(shù)/8×總線工作頻率/一次傳輸需要的總線時(shí)鐘周期數(shù)總線的帶寬三、總線的性能指標(biāo)3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)地址線和數(shù)據(jù)線在物理上共用

使ISAEISAVL-BUSPCIUSB模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面8.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPUM.MI/O接口外部設(shè)備1外部設(shè)備2I/O接口…外部設(shè)備nI/O接口…1.雙總線結(jié)構(gòu)具有特殊功能的處理器由通道對(duì)I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.三總線結(jié)構(gòu)的又一形式局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存4.四總線結(jié)構(gòu)主存擴(kuò)展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋1.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例存儲(chǔ)器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz32位數(shù)據(jù)通路系統(tǒng)總線調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形CPU…2.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISAEISA多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……3.PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器4.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU8.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來(lái)的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式總線事務(wù)從請(qǐng)求使用總線到完成總線使用的操作序列

請(qǐng)求操作→仲裁操作→地址操作→數(shù)據(jù)傳輸操作→總線釋放操作

2.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請(qǐng)求BG-總線同意I/O接口1

0BS

-總線忙BR-總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口1計(jì)數(shù)器設(shè)備地址

1排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請(qǐng)求二、總線通信控制1.目的2.總線傳輸周期主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤銷有關(guān)信息申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問(wèn)題由統(tǒng)一時(shí)標(biāo)

控制數(shù)據(jù)傳送充分挖掘

系統(tǒng)總線每瞬間

的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址

讀命令數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令數(shù)據(jù)不互鎖半互鎖全互鎖(3)異步通信主設(shè)備從設(shè)備請(qǐng)求回答HandshakingProtocol(握手協(xié)議)ThreecontrollinesReadReq:請(qǐng)求讀內(nèi)存單元(地址信息同時(shí)送到地址/數(shù)據(jù)線上)DataRdy:表示已準(zhǔn)備好數(shù)據(jù)(數(shù)據(jù)同時(shí)送到地址/數(shù)據(jù)線上)Ack:ReadReqorDataRdy的回答信號(hào)上述為read過(guò)程,但write操作基本類似ReadReqAddressDataDataAckDataRdy1223445667ReadReq和Ack之間的握手過(guò)程完成地址信息的傳輸DataRdy和Ack之間的握手過(guò)程完成數(shù)據(jù)信息的傳輸一共有多少次握手？一個(gè)總線事務(wù)：地址階段+數(shù)據(jù)階段+…+數(shù)據(jù)階段7次(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿

發(fā)信號(hào)

接收方

用系統(tǒng)時(shí)鐘后沿

判斷、識(shí)別（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作增加一條“等待”響應(yīng)信號(hào)

WAIT以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)未被使用總線被占用總線被占用總線被占用被使用被使用(5)分離式通信充分挖掘系統(tǒng)總線每瞬間的潛力主模塊申請(qǐng)占用總線，使用完后即放棄總線的使用權(quán)從模塊申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期2主模塊1.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分發(fā)揮了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無(wú)空閑第八章習(xí)題8.38.68.98.10ISA總線（PC/AT總線）工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)（IndustryStandardArchitecture）總線

是對(duì)PC總線的擴(kuò)充，除了PC總線原有的62根信號(hào)線以外，又增加了36根AT信號(hào)線，分別連到兩個(gè)插座，一個(gè)是與PC總線兼容的62針插座（8位數(shù)據(jù)線的I/O卡可插于此）

數(shù)據(jù)線16根、地址線24根最大傳輸率為16MB/S無(wú)支持總線仲裁的硬件邏輯，不支持多臺(tái)主設(shè)備支持16級(jí)中斷和7個(gè)DMA通道EISA（擴(kuò)充ISA總線）ISA上擴(kuò)充開(kāi)放的總線標(biāo)準(zhǔn)，與ISA完全兼容從CPU中分離出總線控制權(quán)，是一種智能化總線支持多臺(tái)主設(shè)備和猝發(fā)傳送方式最大傳輸率達(dá)33MB/S數(shù)據(jù)線32根、地址線32根接口卡較少VL-BUS

是一種由CPU總線演化而來(lái)的局部總線總線頻率33MHz，數(shù)據(jù)線為32位。通過(guò)局部控制器將高速外設(shè)直接掛在CPU上。只適合于486的一種過(guò)渡標(biāo)準(zhǔn)，已淘汰。PCI總線外部組件互連總線（PeripheralComponentInterconnectbus）

Intel公司提供的與CPU無(wú)關(guān)的總線標(biāo)準(zhǔn)

總線的速度為33MHz（最高為66MHz）數(shù)據(jù)線為32根，并能擴(kuò)充至64根，最高傳輸率達(dá)528MB/S具有即插即用的功能USB總線

通用串行總線，是專為鼠標(biāo)、鍵