ch4 時(shí)鐘及電源管理

嵌入式系統(tǒng)原理與應(yīng)用技術(shù)

袁志勇王景存章登義劉樹波北京:北京航空航天大學(xué)出版社,2009.11PPT教學(xué)課件2/1/2023第4章時(shí)鐘及電源管理4.1

S3C2410時(shí)鐘結(jié)構(gòu)

4.2S3C2410電源管理模式

4.3相關(guān)特殊功能寄存器4.4常用單元電路設(shè)計(jì)

2/1/20232S3C2410時(shí)鐘與電源管理模塊包括：時(shí)鐘控制USB控制電源控制2/1/20233時(shí)鐘控制邏輯可以產(chǎn)生系統(tǒng)所需要的時(shí)鐘信號(hào)，包括提供給CPU的FCLK，提供給AHB總線設(shè)備的HCLK和提供給APB總線設(shè)備的PCLK。S3C2410有2個(gè)鎖相環(huán)(PLLs)：一個(gè)提供FCLK、HCLK和PCLK，另一個(gè)提供USB時(shí)鐘(48MHz)。時(shí)鐘控制邏輯可以產(chǎn)生不帶鎖相環(huán)的低速時(shí)鐘，并可由軟件控制是否提供給某個(gè)設(shè)備模塊，這樣有利于降低功耗。2/1/202344.1S3C2410時(shí)鐘結(jié)構(gòu)主時(shí)鐘來源于外部晶振(XTlpll)或外部時(shí)鐘(EXTCLK)。時(shí)鐘發(fā)生器包含一個(gè)連接外部晶振的振蕩器，兩個(gè)產(chǎn)生高頻時(shí)鐘的鎖相環(huán)(PLLs)。兩個(gè)時(shí)鐘源依據(jù)模式控制引腳(OM3和OM2)的不同組合來選擇。OM[3:2]MPLL狀態(tài)UPLL狀態(tài)主時(shí)鐘源USB時(shí)鐘源00OnOn晶振晶振01OnOn晶振外部時(shí)鐘10OnOn外部時(shí)鐘晶振11OnOn外部時(shí)鐘外部時(shí)鐘2/1/20235ARM時(shí)鐘體系結(jié)構(gòu)2/1/202364.2S3C2410電源管理模式S3C2410有4種電源管理模式:空閑模式正常模式低速模式休眠模式2/1/20237時(shí)鐘分配圖時(shí)鐘分配2/1/20238電源管理模式轉(zhuǎn)換圖電源管理模式轉(zhuǎn)換2/1/20239各種模式下時(shí)鐘和電源狀態(tài)模式ARM920TAHB模塊(1)/WDT電源管理模塊GPIO32.768KHz

RTC時(shí)鐘APB模塊(2)和USB主控/LCD/NAND正常工作工作工作可選工作可選低速工作工作工作可選工作可選空閑停止工作工作可選工作可選休眠斷電斷電等待喚醒事件前一個(gè)狀態(tài)工作斷電各種模式下時(shí)鐘和電源狀態(tài)2/1/202310正常模式在正常模式下，所有外圍設(shè)備和基本模塊包括電源管理模塊、CPU核、總線控制器、存儲(chǔ)控制器、中斷控制器、DMA和外部控制單元都在運(yùn)行。但每一個(gè)外圍設(shè)備的時(shí)鐘,不包含基本模塊，都可以通過軟件控制運(yùn)行或停止，以便降低功耗。2/1/202311空閑模式在空閑模式下，停止供給CPU核時(shí)鐘，但總線控制器、存儲(chǔ)控制器、中斷控制器和電源管理模塊仍然供給時(shí)鐘。要退出空閑模式，需要激活EINT[23:0]，或者RTC中斷，或其它中斷。2/1/202312低速模式即無PLL模式，在低速模式下，通過低速時(shí)鐘頻率來達(dá)到降低功耗。此時(shí)PLL不參與時(shí)鐘電路，F(xiàn)CLK是外部輸入時(shí)鐘(XTlPll或EXTCLK)的一個(gè)n分頻，分頻比率是由兩個(gè)控制寄存器CLKSLOW和CLKDIVN的SLOW_VAL值來決定的。2/1/202313休眠模式休眠模式下，模塊斷開內(nèi)部電源連接，除了喚醒邏輯。休眠模式有效的前提是系統(tǒng)需要兩套獨(dú)立的電源，其中一套給喚醒邏輯供電，另一套則給其他設(shè)備包括CPU供電,并且電源上電可控制。在休眠模式，給CPU和內(nèi)部邏輯供電的第二套電源被關(guān)閉。可以由EINT[15:0]或通過預(yù)設(shè)系統(tǒng)啟動(dòng)時(shí)間的中斷將系統(tǒng)從休眠模式下喚醒。2/1/202314休眠模式進(jìn)入休眠模式的過程如下：設(shè)置GPIO配置寄存器，使GPIO工作在休眠模式下。屏蔽INTMSK寄存器中所有中斷。設(shè)置喚醒源，包括RTC中斷。設(shè)置USB為掛起模式(MISCCR[13:12]=11b)。存重要的值到GSTATUS[4:3]寄存器中，在休眠模式下這些寄存器的值維持不變。設(shè)置MISCCR[1:0]，為數(shù)據(jù)總線D[31:0]設(shè)置上拉電阻。如果已經(jīng)存在外部總線緩沖器，如74LVCH162245，則關(guān)閉上拉電阻，否則打開上拉電阻。將LCDCON1.ENVID位清0，停止LCD。讀rREFRESH和rCLKCON來填充TLB。通過設(shè)置REFRESH[22]為1b，使SDRAM進(jìn)入自動(dòng)刷新模式。等待直到SDRAM自動(dòng)刷新模式生效。設(shè)置MISCCR[19:17]為111b，使SDRAM信號(hào)(SCLK0，SCLK1和SCKE)在休眠模式下受到保護(hù)。設(shè)置CLKCON寄存器中的休眠模式位，使系統(tǒng)進(jìn)入休眠狀態(tài)。2/1/202315休眠模式從休眠模式下的喚醒過程如下：如果喚醒源中的一個(gè)產(chǎn)生喚醒信號(hào),將引發(fā)內(nèi)部復(fù)位信號(hào)。檢查GSTATUS2[2]來判斷是否是因?yàn)樾菝邌拘讯a(chǎn)生的系統(tǒng)上電。通過設(shè)置MISCCR[19:17]為000b來釋放對(duì)SDRAM信號(hào)的保護(hù)。配置SDRAM存儲(chǔ)控制器。等待SDRAM自動(dòng)刷新的結(jié)束。GSTATUS[3:4]中保存著休眠前的值，這個(gè)值是用戶自定義的，喚醒后用戶仍然可以使用這個(gè)值。設(shè)置GPIO配置寄存器，使GPIO工作在休眠模式下。2/1/202316電源VDDi和VDDiarm的控制休眠模式下，VDDi、VDDiarm、VDDiMPLL和VDDiUPLL將被關(guān)閉，由PWEREN引腳控制。如果PWREN信號(hào)有效(高),VDDi和VDDiarm由外部電源供電。如果PWREN信號(hào)無效(低),VDDi和VDDiarm將被關(guān)閉。雖然VDDi、VDDiarm、VDDiMPLL和VDDiUPLL可能被關(guān)閉，但其他的電源引腳仍需要供電。2/1/2023174.3相關(guān)特殊功能寄存器

S3C2410中與電源管理相關(guān)的寄存器有六個(gè)，分別為：LOCKTIMEMPLLCONUPLLCONCLKCONCLKSLOWCLKDIVN2/1/202318PLL鎖定時(shí)間計(jì)數(shù)器(LOCKTIME)

寄存器地址讀/寫描述復(fù)位值LOCKTIME0x4C000000R/WPLL鎖定時(shí)間計(jì)數(shù)器0x00FFFFFFLOCKTIME計(jì)數(shù)器描述

LOCKTIME計(jì)數(shù)器相應(yīng)位描述LOCKTIME位描述復(fù)位值U_LTIME[23:12]UCLK的UPLL鎖定時(shí)間計(jì)數(shù)值(U_LTIME>150us)0xFFFM_LTIME[11:0]FCLK，HCLK和PCLK的MPLL鎖定時(shí)間計(jì)數(shù)值(M_LTIME>150us)0xFFF2/1/202319PLL控制寄存器(MPLLCON和UPLLCON)寄存器地址讀/寫描述復(fù)位值MPLLCON0x4C000004R/WMPLL設(shè)置寄存器0x0005C080UPLLCON0x4C000008R/WUPLL設(shè)置寄存器0x00028080

MPLLCON和UPLLCON寄存器描述

MPLLCON寄存器相應(yīng)位描述PLLCON位描述復(fù)位值MDIV[19:12]主分頻器控制0x5C/0x28PDIV[9:4]預(yù)除器控制0x08/0x08SDIV[1:0]后分頻器控制0x0/0x02/1/202320PLL控制寄存器(MPLLCON和UPLLCON)

PLL控制寄存器有兩個(gè)，MPLLCON和UPLLCON，MPLLCON是MPLL設(shè)置寄存器，UPLLCON是UPLL設(shè)置寄存器。MPLL的值可以通以下計(jì)算得到，UPLL固定為48.00MHz。

其中，

其中：2/1/202321時(shí)鐘控制寄存器(CLKCON)寄存器地址讀/寫描述復(fù)位值CLKCON0x4C00000CR/W時(shí)鐘產(chǎn)生控制寄存器0x7FFF0

CLKCON寄存器描述2/1/202322時(shí)鐘控制寄存器(CLKCON)

CLKCON寄存器相應(yīng)位描述CLKCON位描述復(fù)位值SPI18控制SPI模塊的PCLK，0為禁止，1為使能。1IIS17控制IIS模塊的PCLK，0為禁止，1為使能。1IIC16控制IIC模塊的PCLK，0為禁止，1為使能。1ADC(和觸摸屏)15控制ADC模塊的PCLK，0為禁止，1為使能。1RTC14控制RTC模塊的PCLK，即使該位為0，RTC定時(shí)器仍舊工作。0為禁止，1為使能。1GPIO13控制GPIO模塊的PCLK，0為禁止，1為使能。1UART212控制UART2模塊的PCLK，0為禁止，1為使能。1UART111控制UART1模塊的PCLK,0為禁止，1為使能。1UART010控制UART0模塊的PCLK，0為禁止，1為使能。1SDI9控制SDI模塊的PCLK，0為禁止，1為使能。12/1/202323時(shí)鐘控制寄存器(CLKCON)

CLKCON寄存器相應(yīng)位描述CLKCON位描述復(fù)位值PWMTIMER8控制PWMTIMER模塊的PCLK，0為禁止，1為使能。1USB設(shè)備7控制USB設(shè)備模塊的PCLK，0為禁止，1為使能。1USB主控制器6控制USB主控制模塊的HCLK，0為禁止，1為使能。1LCDC5控制LCDC模塊的HCLK，0為禁止，1為使能。1NANDFLash控制器4控制NANDFlash控制器模塊的HCLK，0為禁止，1為使能。1POWER_OFF3控制S3C2410的休眠模式，0為禁止，1為進(jìn)入休眠模式。0IDLE_BIT2進(jìn)入空閑模式，該位不會(huì)自動(dòng)清除，0為禁止，1進(jìn)入空閑模式。0保留1保留。0SM_BIT0特殊模式，0為推薦值。該位僅在特殊情況下用來進(jìn)入特殊模式，OM3=1和通過nRESET復(fù)位。02/1/202324低速時(shí)鐘控制寄存器(CLKSLOW)寄存器地址讀/寫描述復(fù)位值CLKSLOW0x4C000010讀/寫低速時(shí)鐘控制寄存器0x00000004

CLKSLOW寄存器描述2/1/202325低速時(shí)鐘控制寄存器(CLKSLOW)

CLKSLOW寄存器相應(yīng)位描述CLKSLOW位描述復(fù)位值UCLK_ON70：UCLK打開(UPLL也被打開)。1：UCLK關(guān)閉(UPLL也將關(guān)閉)。0保留6保留-MPLL_OFF50：PLL打開，PLL穩(wěn)定后，SLOW_BIT才能清0。1：PLL關(guān)閉，PLL只有在SLOW_BIT為1時(shí)才能關(guān)閉。0SLOW_BIT40：FCLK=Mpll(MPLL輸出值)。1：低速模式

FCLK=輸入時(shí)鐘/(2*SLOW_VAL)(SLOW_VAL>0)。

FCLK=輸入時(shí)鐘(SLOW_VAL=0)。輸入時(shí)鐘為XTlpll或EXTCLK。0保留3

--SLOW_VAL2:0當(dāng)SLOW_BIT為1時(shí)，低速時(shí)鐘的分頻值。0x42/1/202326時(shí)鐘分頻控制寄存器(CLKDIVN)寄存器地址讀/寫描述復(fù)位值

0x4C000014R/W時(shí)鐘分頻控制寄存器0x00000000

CLKDIVN寄存器描述

CLKDIVN寄存器相應(yīng)位描述CLKDIVN位描述復(fù)位值保留2保留0HDIVN10:HCLK為FCLK.1:HCLK為FCLK/2.0PDIVN00:PCLK為HCLK.1:PCLK為HCLK/2.02/1/2023274.4常用單元電路設(shè)計(jì)電源電路設(shè)計(jì)

S3C2410X電源引腳分析：

VDDalive引腳給處理器復(fù)位模塊和端口狀態(tài)寄存器提供1.8V電壓，無論是在正常模式還是在休眠模式，VDDalive都應(yīng)該供電；

VDDi和VDDiarm為處理器內(nèi)核提供1.8V電壓；

VDDi_MPLL為MPLL提供1.8V模擬電源和數(shù)字電源；

VDDi_UPLL為UPLL提供1.8V模擬電源和數(shù)字電源；VDDOP和VDDMOP分別為處理器端口和存儲(chǔ)端口提供3.3V電壓；VDDA_ADC為處理器內(nèi)的ADC系統(tǒng)提供3.3V電壓；VDDRTC為時(shí)鐘電路提供1.8V電壓，該電壓在系統(tǒng)掉電后仍需要維持。2/1/2023284.4常用單元電路設(shè)計(jì)電源電路設(shè)計(jì)

2/1/2023294.4常用單元電路設(shè)計(jì)晶振電路設(shè)計(jì)

S3C2410X微處理器的主時(shí)鐘可以由外部時(shí)鐘源提供，也可以由外部振蕩器提供。具體采用哪種方式通過引腳OM[3:2]來進(jìn)行選擇，見下表。OM[3:2]MPLL狀態(tài)UPLL狀態(tài)主時(shí)鐘源USB時(shí)鐘源00OnOn晶振晶振01OnOn晶振外部時(shí)鐘10OnOn外部時(shí)鐘晶振11OnOn外部時(shí)鐘外部時(shí)鐘2/1/2023304.4常用單元電路設(shè)計(jì)晶振電路設(shè)計(jì)

2/1/2023314.4常用單元電路設(shè)計(jì)晶振電路設(shè)計(jì)

以O(shè)M[3:2]均接地的方式為例，即采用外部振蕩器提供系統(tǒng)時(shí)鐘。外部振蕩器由10-20MHz晶振和2個(gè)15-20PF的電容組成。振蕩電路輸出接到S32410X微處理器的XTIP11腳，輸入由XTOP11提供。如果是15MHz的晶振，經(jīng)過S3C2410X片