電子技術與數字電路（第二版）08 時序電路的基本單元－觸發(fā)器

第8章

時序電路的基本單元－觸發(fā)器本章主要內容(1)各類觸發(fā)器的基本結構和工作原理(2)觸發(fā)器的邏輯特性描述(3)觸發(fā)器的主要參數時序電路與組合電路不同。它在任何時刻的輸出不僅與電路的當前輸入狀態(tài)有關，而且還與先前的輸入狀態(tài)有關。為實現時序電路的邏輯功能，就必須在電路內部包含具有存儲或記憶功能的器件，用以保存與過去輸入信號有關的信息。具有存儲或記憶功能的器件很多。在數字系統(tǒng)中通常是采用稱為觸發(fā)器（Flip-Flop）的電子器件來實現這種存儲或記憶功能。觸發(fā)器也稱雙穩(wěn)態(tài)電路，它是具有兩種穩(wěn)定狀態(tài)的電路，用于保存二進制信息。在某一時間內，它只能處于一種穩(wěn)定狀態(tài)；只有在一定的觸發(fā)信號作用下，才能從一種穩(wěn)定狀態(tài)翻轉到另一種穩(wěn)定狀態(tài)。8.1RS觸發(fā)器

8.1.1基本RS觸發(fā)器用兩個“與非”門相互交叉耦合，就可以構成一個具有存儲或記憶功能的最簡單的RS觸發(fā)器，也稱基本RS觸發(fā)器。R和S為觸發(fā)器的兩個輸入端：R為復位端（Reset），也稱置“0”端；S為置位端（Set），又稱置“1”端。Q和為觸發(fā)器的兩個輸出端，在正常工作時這兩個輸出端的邏輯電平總是相反的。

ABQRS狀態(tài)轉換分析觸發(fā)器的兩種穩(wěn)定狀態(tài)，在一定的輸入條件下可以相互轉化，即可以從一個穩(wěn)定狀態(tài)翻轉到另一個穩(wěn)定狀態(tài)。分析：當R=0，S=1時，無論觸發(fā)器原來處于哪種狀態(tài)，因為R=0，必有“與非門”A的輸出=1；的“1”電平又反饋到“與非門”B的左輸入端，而此時S=1，從而使“與非門”B的輸出Q=0。Q端輸出的“0”電平又反饋到A門的輸入端，使A門輸出的“1”保持不變。最后使觸發(fā)器置成穩(wěn)定的“0”狀態(tài)。（Q=0，=1）同樣，當R=1，S=0時，無論觸發(fā)器原來處于哪種狀態(tài)，最終使觸發(fā)器置成穩(wěn)定的“1”狀態(tài)。（Q=1，=0）。當R=1，S=1時，觸發(fā)器的兩個輸出端電平由A門和B門的各自反饋輸入條件而定，即此時觸發(fā)器的狀態(tài)不能由輸入條件R和S來確定，而是保持原來狀態(tài)不變。當R=0，S=0時，兩個輸出端Q和均為“1”，不允許。歸納以上四種情況，可得右表（輸入輸出邏輯關系真值表）這種觸發(fā)器要求輸入觸發(fā)負脈沖的寬度（）必須大于2ty（ty為一級門的平均延遲時間），否則將不能可靠的工作（原因分析見P216）。

RSQ0110100111不變00不允許8.1.2鐘控RS觸發(fā)器

這種觸發(fā)器是在基本RS觸發(fā)器的基礎上再增加兩塊“與非門”，并用一個時鐘脈沖CP（ClockPulse）來控制觸發(fā)器的翻轉動作，故稱鐘控RS觸發(fā)器，也稱有同步脈沖控制的RS觸發(fā)器。CP脈沖為正脈沖。12QRS34CP鐘控RS觸發(fā)器輸入輸出邏輯關系真值表

注意，鐘控RS觸發(fā)器要求在CP脈沖期間（即CP=1時），輸入條件R和S不能改變，否則將會發(fā)生一次以上的翻轉（也稱“空翻”現象）。另外，它還要求CP脈沖的寬度不能小于2ty，否則，會造成“觸而不翻”的現象。由于鐘控RS觸發(fā)器的上述缺點，使它的應用受到限制，一般只用它作數碼寄存器，而不宜作為具有移位和計數功能的邏輯部件。RSQ0101101000保持原狀11不允許8.2觸發(fā)器外部邏輯特性現態(tài)：觸發(fā)器翻轉前的狀態(tài)，用Q表示。次態(tài)：觸發(fā)器翻轉后的狀態(tài)，用Qn+1

表示。觸發(fā)器的次態(tài)取決于它的現態(tài)和輸入，即觸發(fā)器的次態(tài)是觸發(fā)器的現態(tài)和輸入的函數。

觸發(fā)器翻轉前與翻轉后不同時刻的變量之間的函數關系可以用如下兩種方式描述：真值表（次態(tài)真值表）邏輯方程（次態(tài)方程）次態(tài)真值表是根據觸發(fā)器的工作原理歸納出來的，以次態(tài)卡諾圖為橋梁可以導出次態(tài)方程。例：鐘控RS觸發(fā)器的

次態(tài)真值表輸入現態(tài)次態(tài)RSQQn+1

000000110101011110001010110d111dRSQ00011110001d0111d0次態(tài)卡諾圖次態(tài)方程8.3維阻D觸發(fā)器

目前被廣泛使用的D觸發(fā)器，是采用“維持-阻塞”結構的D觸發(fā)器，簡稱維阻D觸發(fā)器。工作原理：維持線和阻塞線的作用。工作時間圖在時鐘脈沖的上升沿將D輸入端的數據可靠的置入。在上升沿過后的時鐘脈沖期間內，D輸入值可以隨意改變，觸發(fā)器的輸出狀態(tài)仍以時鐘脈沖上升沿時所采樣的值為準。通常被稱為邊沿觸發(fā)的觸發(fā)器，可以用來構成移位寄存器、計數器等。邏輯符號：次態(tài)真值表：DQQn+1

000010101111次態(tài)方程：Qn+1=D8.4主從結構的JK觸發(fā)器主從結構的JK觸發(fā)器是另一種被廣泛使用的觸發(fā)器類型。1.主從觸發(fā)器構成：由兩個鐘控RS觸發(fā)器構成；加在主觸發(fā)器上的時鐘脈沖CP經反相后再加到從觸發(fā)器上去。主從觸發(fā)器的構成從主

主從觸發(fā)器的工作特點：在CP脈沖期間，主觸發(fā)器接收輸入信號并把它暫存起來。在此期間從觸發(fā)器被~CP=0所封鎖，保持原來狀態(tài)不變。只有在CP脈沖的后沿出現后，從觸發(fā)器才依據主觸發(fā)器的輸出狀態(tài)而被置成相應的狀態(tài)。也就是說就整個觸發(fā)器而言，其輸出狀態(tài)在CP脈沖期間是不會發(fā)生變化的?？梢詷嫵梢莆患拇嫫骰蛴嫈灯鞯冗壿嫴考?。2.JK觸發(fā)器

對于鐘控RS觸發(fā)器，對輸入R和S有一個明確的限制，即R和S不能同時為1，否則輸出狀態(tài)將不確定。在鐘控RS觸發(fā)器的基礎上加兩條交叉反饋線，并將原來的S改成J,將R改成K表示，故稱JK觸發(fā)器。對于J＝0,K＝0；J＝0,K＝1；J＝1,K＝0，其邏輯功能與鐘控RS觸發(fā)器完全相同。對于J=1,K=1：由于兩條交叉反饋線的引導作用，使觸發(fā)器在CP脈沖的作用下一定翻轉，即：Qn+1=Q*。JK觸發(fā)器邏輯圖~QQKJCP3.主從JK觸發(fā)器Q~QmQmCPKJ~Q

主從JK觸發(fā)器次態(tài)真值表JKQQn+1

00000011010001101001101111011110JKQ000111100001111001次態(tài)卡諾圖次態(tài)方程邏輯符號RDSDQQCPKJ邏輯符號中，RD、SD端的小圓圈表示低電平有效，CP端的小圓圈表示該觸發(fā)器是負邊沿觸發(fā)，即它是在CP脈沖的下降沿才將主觸發(fā)器的狀態(tài)傳送到從觸發(fā)器，并置定輸出狀態(tài)。把JK觸發(fā)器的J、K輸入端接在一起成為一個輸入端，并稱之為T輸入端，就可構成T觸發(fā)器。如圖8.16所示。若T=1，即相當于JK觸發(fā)器的J=1，K=1，那么每來一個CP脈沖，觸發(fā)器必定翻轉一次；若T=0，即相當于JK觸發(fā)器的J=0，K=0，則每來一個CP脈沖，觸發(fā)器的狀態(tài)總是保持不變。T觸發(fā)器的邏輯符號、次態(tài)真值表和次態(tài)卡諾圖如圖8.17所示。8.5T觸發(fā)器圖8.16T觸發(fā)器的邏輯結構

圖8.17T觸發(fā)器的三種表示形式由圖8.17（c）的次態(tài)卡諾圖容易得到次態(tài)方程為：

Qn+1=Q*T+QT*8.6觸發(fā)器的主要參數8.6.1觸發(fā)器的直流參數1.電源電流IE

所有輸入端和輸出端懸空時電源向觸發(fā)器提供的電流為電源電流IE，它反映了該電路的空載功耗。2.低電平輸入電流IIL

當觸發(fā)器某個輸入端接地，其他各輸入、輸出端懸空時，從接地輸入端流向地的電流為低電平輸入電流IIL，它反映了對前級驅動電路輸出為低電平時的加載情況。3.高電平輸入電流IIH將觸發(fā)器各輸入端分別接高電平時流入這個輸入端的電流就是其高電平輸入電流IIH，它反映了對前級驅動電路輸出為高電平時的加載情況。4.輸出高電平VOH和輸出低電平VOL觸發(fā)器輸出端（Q和Q*）輸出高電平時的電平值為VOH，輸出低電平時的電平值為VOL。8.6.2觸發(fā)器的時間參數

維阻D觸發(fā)器的數據輸入信號（D）、時鐘脈沖信號（CP）以及輸出信號（Q和Q*）之間的時間關系如圖8.18所示。圖8.18維阻D觸發(fā)器的時間參數圖8.18表明，輸入數據信號D在時鐘有效邊沿之前和之后都要有一段穩(wěn)定不變的時間，否則，這個數據信號就不能可靠置入觸發(fā)器。相應的兩個時間參數的定義是：⑴

建立時間

tset

：輸入數據信號必須在時鐘有效邊沿之前提前到來的時間。⑵

保持時間

th

：輸入數據信號在時鐘有效邊沿之后繼續(xù)保持不變的時間。時鐘脈沖信號的時間參數也有兩個，分別是：⑴

時鐘高電平寬度tWH

：時鐘信號保持為高電平的最小持續(xù)時間。⑵

時鐘低電平寬度

tWL：時鐘信號保持為低電平的最小持續(xù)時間。tWH與tWL之和是保證觸發(fā)器能正常工作的最小時鐘周期，進而可以確定觸發(fā)器的最高工作效率

fmax

≤1/(tWH

＋tWL)另外，從時鐘信號CP前沿到達時算起，直至觸發(fā)器翻轉完畢，或者說直到新的輸出狀態(tài)穩(wěn)定下來，也需要有一段時間，稱之為觸發(fā)器的傳輸延遲時間。通常將輸出端由低電平變?yōu)楦唠娖降膫鬏斞舆t時間記為tPLH，將輸出端高電平變?yōu)榈碗娖降膫鬏斞舆t時間記為tPHL。圖8.18中分別表示了這兩個時間參數。通過分析維阻D觸發(fā)器的工作過程可以發(fā)現，tPHL大于tPLH。

8.8觸發(fā)器的激勵表

觸發(fā)器的激勵表（ExcitationTable）與次態(tài)真值表的表示形式有所不同，它是把觸發(fā)器的現態(tài)和次態(tài)作為自變量，把輸入作為因變量的一種真值表。激勵表說明的是觸發(fā)器從現態(tài)轉換到次態(tài)時，對輸入條件的要求，因此，也稱激勵表為輸入表。各類觸發(fā)器的激勵表可以從前面介紹的次態(tài)真值表直接推出。下面具體給出四類觸發(fā)器（鐘控RS觸發(fā)器、D觸發(fā)器、T觸發(fā)器和JK觸發(fā)器）的激勵表，如表8-5（a）、（b）、（c）、（d）所示。表8-5（a）鐘控RS觸發(fā)器激勵表表8-5（b）D觸發(fā)器激勵表現態(tài)Q次態(tài)Qn+1輸入D

0011

0101

0101現態(tài)Q次態(tài)Qn+1輸入RS

0011

0101

d001100d表8-5（c）T觸發(fā)器激勵表表8-5（d）JK觸發(fā)器激勵表現態(tài)Q次態(tài)Qn+1輸入T

0011

0101

0

110現態(tài)Q次態(tài)Qn+1輸入JK

0011

0101

0d1dd1d0鐘控RS觸發(fā)器的