南昌大學(xué)數(shù)字電路及邏輯設(shè)計(jì)課件第10章

第10章

D/A與A/D轉(zhuǎn)換器及其應(yīng)用

10.1概述

傳感器生產(chǎn)過(guò)程A/D轉(zhuǎn)換器計(jì)算機(jī)D/A轉(zhuǎn)換器驅(qū)動(dòng)器各種物理量電信號(hào)模擬量數(shù)字信號(hào)數(shù)字信號(hào)模擬信號(hào)模擬物理量圖10-1計(jì)算機(jī)檢測(cè)與控制系統(tǒng)示意圖10.2D/A轉(zhuǎn)換器

10.2.1D/A轉(zhuǎn)換原理與結(jié)構(gòu)

1.DAC轉(zhuǎn)換器的基本原理(10-1)(10-2)10.2.1D/A轉(zhuǎn)換原理與結(jié)構(gòu)

2.DAC轉(zhuǎn)換器的組成

模擬量輸出基準(zhǔn)電壓n位數(shù)字量輸入輸入寄存器n位電子開(kāi)關(guān)解碼網(wǎng)絡(luò)求和電路圖10-2DAC轉(zhuǎn)換器的電路結(jié)構(gòu)框圖10.2.2二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

1.電路結(jié)構(gòu)

圖10-3二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

R2R4R8RVREFII0I1I2I3S0S1S2S3AiFRFi∑VOd0d1d2d32．工作原理（10-3）

RF＝R/2（10-4）

0～

10.2.2二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

10.2.3倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

1．電路結(jié)構(gòu)

2R2R2R2RVREFAI3I2I1I0S0S1S2S3AiFRFi∑VOd3d2d1d0RRR2RI3’I2’I1’I0’BCDIREF圖10-4R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器2.工作原理（10-5）

RF＝R（10-6）

10.2.3倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

【例10-1】4位R-2R倒T形電阻網(wǎng)絡(luò)DAC如圖10-4所示，設(shè)基準(zhǔn)電壓VREF=-8V，RF=R，試求其最大輸出電壓值。解：將d3d2d1d0=1111代入式（10-6）得

故其最大輸出電壓值為7.5V。10.2.4DAC轉(zhuǎn)換器的主要技術(shù)參數(shù)

1．分辨率

（10-7）3．轉(zhuǎn)換速度2．轉(zhuǎn)換精度

VLSB/24.非線性誤差5.溫度系數(shù)10.2.5DAC專用器件及應(yīng)用舉例

1.AD7520基本結(jié)構(gòu)與性能參數(shù)圖10-5AD7520內(nèi)部邏輯結(jié)構(gòu)圖圖10-6AD7520外引腳圖

10.2.5DAC專用器件及應(yīng)用舉例

2.AD7520應(yīng)用舉例

圖10-7AD7520組成的鋸齒波發(fā)生器圖10-8輸出的鋸齒波波形10.2.5DAC專用器件及應(yīng)用舉例

3.串行DAC轉(zhuǎn)換器TLC561512348765DINSCLK/CSDOUTVCCOUTREFINAGND圖10-9串行D/A轉(zhuǎn)換器TLC561510.2.6DAC0832及其應(yīng)用

圖10-10DAC0832的邏輯符號(hào)和引腳圖

(a)邏輯符號(hào)(b)引腳圖

10.2.6DAC0832及其應(yīng)用

圖10-11DAC0832的典型應(yīng)用電路10.3A/D轉(zhuǎn)換器

10.3.1A/D工作原理

圖10-12采樣過(guò)程操作示意圖

1．采樣--保持x(t)y(t)s(t)x(t)s(t)y(t)00t輸入模擬信號(hào)t取樣脈沖t取樣信號(hào)采樣開(kāi)關(guān)10.3.1A/D工作原理

圖10-13采樣--保持電路(a)，及輸出波形(b)

1．采樣--保持10.3.1A/D工作原理

圖10-14集成取樣-保持器LE198的電路原理圖(a)及符號(hào)(b)1．采樣--保持10.3.1A/D工作原理

為將模擬信號(hào)轉(zhuǎn)換為數(shù)字量，在用數(shù)字量表示取樣電壓時(shí)，必須把采樣-保持電路的輸出電壓化成這個(gè)最小數(shù)量單位的整倍數(shù)，這個(gè)轉(zhuǎn)化過(guò)程就叫做量化。量化的最小數(shù)值單位稱為量化單位，用△表示。它是數(shù)字信號(hào)最低位為1，其它位為0時(shí)所對(duì)應(yīng)的模擬量，即1LSB。數(shù)字信號(hào)最低有效位中的1表示的數(shù)量大小，就等于Δ。把量化后的離散量用相應(yīng)的二進(jìn)制碼表示，稱作編碼。量化過(guò)程中，采樣電壓不一定能被△整除，因此量化后必然存在誤差。這種量化前后的不等（誤差）稱之為量化誤差，用ε表示。量化誤差是原理性誤差，只能用較多的二進(jìn)制位縮小量化誤差。量化級(jí)分得越多（n越大），量化誤差就越小。

2.量化和編碼

10.3.2A/D轉(zhuǎn)換器工作原理

圖10-15並行比較型A/D轉(zhuǎn)換器原理框圖

1．并行比較型A/D轉(zhuǎn)換器位寄存器2n-1優(yōu)先編碼器Q0Q2n-2D1D0Dn-1Q1Q2n-3C+++---vI(2n-1)△-△/23△/2△/2CP比較器10.3.2A/D轉(zhuǎn)換器工作原理

圖10-16逐次比較型A/D轉(zhuǎn)換器原理框圖2.反饋比較型A/D轉(zhuǎn)換器

D/A轉(zhuǎn)換器寄存器控制邏輯Dn-1D0D1Dn-2………vAvICPvL+vCC+-比較器10.3.2A/D轉(zhuǎn)換器工作原理

圖10-17計(jì)數(shù)比較型A/D轉(zhuǎn)換器原理框圖

2.反饋比較型A/D轉(zhuǎn)換器

CPD/A轉(zhuǎn)換器計(jì)數(shù)器Dn-1D0D1Dn-2……vAvIvL+vCC+-比較器10.3.2A/D轉(zhuǎn)換器工作原理

對(duì)輸入模擬電壓uI和基準(zhǔn)電壓-UREF分別進(jìn)行積分，將輸入電壓平均值變換成與之成正比的時(shí)間間隔T2，然后在這個(gè)時(shí)間間隔里對(duì)固定頻率的時(shí)鐘脈沖計(jì)數(shù)，計(jì)數(shù)結(jié)果N就是正比于輸入模擬信號(hào)的數(shù)字量信號(hào)?；陔p積分型A/D轉(zhuǎn)換方式有以下兩個(gè)優(yōu)點(diǎn)：（1）抗干擾能力強(qiáng)。（2）具有良好的穩(wěn)定性，可實(shí)現(xiàn)高精度轉(zhuǎn)換。3.雙積分型A/D轉(zhuǎn)換器

10.3.3A/D轉(zhuǎn)換器的主要技術(shù)參數(shù)

1．分辨率2．轉(zhuǎn)換誤差

3．轉(zhuǎn)換時(shí)間

10.3.4典型集成A/D轉(zhuǎn)換器及應(yīng)用

基本原則：（1）根據(jù)檢測(cè)通道的總誤差和分辨率要求，選取A/D轉(zhuǎn)換精度和分辨率。（2）根據(jù)被測(cè)信號(hào)的變化率及轉(zhuǎn)換精度要求確定A/D轉(zhuǎn)換器的轉(zhuǎn)換速率。（3）根據(jù)環(huán)境條件選擇A/D芯片的環(huán)境參數(shù)。（4）根據(jù)接口設(shè)計(jì)是否簡(jiǎn)便及價(jià)格等選取A/D芯片。

1.ADC0809的應(yīng)用圖10-18ADC0809原理框圖StartCLK控制與時(shí)序EOC八路模擬開(kāi)關(guān)SAR開(kāi)關(guān)樹(shù)256R電阻網(wǎng)絡(luò)三態(tài)緩沖輸出電源地址鎖存與譯碼D0：：：D7OEVCCGNDIN0：：：IN7A0A1A2ALEVref+Vref-比較器1.ADC0809的應(yīng)用選通模擬通道IN0IN1IN2IN3IN4IN5IN6IN7地址A200001111A100110011A001010101表10-1地址輸入與模擬輸入通道的選通關(guān)系圖10-19ADC0809工作時(shí)序地址鎖存ALE地址時(shí)鐘CLK啟動(dòng)START1/ftawstWALE穩(wěn)定tStH穩(wěn)定比較器內(nèi)部輸入模擬輸入1/2LSBtD輸出允許OE變換結(jié)束EOCtEOCtC輸出D7~D0高阻態(tài)…….…….…….…….…….…….…….…….…….…….A2A1A0數(shù)據(jù)1.ADC0809的應(yīng)用圖10-20ADC0809典型應(yīng)用電路

10.3.4典型集成A/D轉(zhuǎn)換器及應(yīng)用

1.ADC0809的應(yīng)用【例10-2】ADC0809的輸入模擬電壓滿量程為5V，當(dāng)輸入電壓為1.96V時(shí)，求對(duì)應(yīng)的輸出數(shù)字量？解：輸入模擬電壓與輸出數(shù)字量對(duì)應(yīng)的十進(jìn)制數(shù)成正比：故輸出數(shù)字量D＝01100100。

因此,10.3.4典型集成A/D轉(zhuǎn)換器及應(yīng)用

2.串行A/D轉(zhuǎn)換器

圖10-21串行A/D轉(zhuǎn)換器MAXl87/189引腳圖第一步，啟動(dòng)A/D轉(zhuǎn)換，等待轉(zhuǎn)換結(jié)束。第二步，串行讀出轉(zhuǎn)換結(jié)果。10.4簡(jiǎn)易正弦信號(hào)發(fā)生器設(shè)計(jì)

10.4.1工作原理

圖10-22正弦信號(hào)發(fā)生器結(jié)構(gòu)框圖

10.4.2定制ROM的初始化波形數(shù)據(jù)文件

圖10-23設(shè)定初始化文件格式圖10-24mif數(shù)據(jù)表格

10.4簡(jiǎn)易正弦信號(hào)發(fā)生器設(shè)計(jì)

10.4.2定制ROM的初始化波形數(shù)據(jù)文件

【例10-3】romd.mif文件WIDTH=8;DEPTH=64;ADDRESS_RADIX=HEX;DATA_RADIX=HEX;CONTENTBEGIN0:FF;1:FE;2:FC;3:F9;4:F5;…（數(shù)據(jù)略去）3D:FC;3E:FE;3F:FF;END;

10.4.3定制LPM元件

圖10-25簡(jiǎn)易正弦信號(hào)發(fā)生器頂層電路設(shè)計(jì)10.4.4完成頂層設(shè)計(jì)

圖10-26當(dāng)前工程仿真波形輸出

10.4.4完成頂層設(shè)計(jì)

圖10-27利用In-SystemMemoryContentEditor讀取LPM_ROM中數(shù)據(jù)10.5A/D采樣控制狀態(tài)機(jī)電路設(shè)計(jì)

10.5.1控制原理

圖10-28ADC0809采樣控制狀態(tài)圖

ST0ST1ST2ST3ST4ST5ALE=0→1EOC=1EOC=0ST6ST7START=0→1OE=1LOCK=0OE=0LOCK=1OE=0LOCK=010.5.2ADC采樣控制電路設(shè)計(jì)

圖10-29ADC0809采樣控制電路

10.5.3狀態(tài)譯碼器設(shè)計(jì)

圖10-30狀態(tài)譯碼器ADCINT描述

10.5.4時(shí)序仿真與時(shí)序分析

圖10-31ADC0809采樣狀態(tài)機(jī)工作時(shí)序

10.5.5硬件實(shí)現(xiàn)與硬件實(shí)測(cè)

最后鎖定引腳，編譯后下載于FPGA中后，可以在實(shí)驗(yàn)系統(tǒng)上（參考附錄1）硬件驗(yàn)證此項(xiàng)設(shè)計(jì)的準(zhǔn)確性。在實(shí)驗(yàn)中可以將74374的輸出用實(shí)驗(yàn)系統(tǒng)上的數(shù)碼管顯示，輸入的模擬電壓可以用實(shí)驗(yàn)系統(tǒng)上的電位器產(chǎn)生。如果一切準(zhǔn)確，旋轉(zhuǎn)電位器時(shí)，可以看到數(shù)碼管的數(shù)值變化。由于電位器的電壓變化范圍是0—5V，數(shù)碼管顯示的對(duì)應(yīng)的數(shù)據(jù)應(yīng)該是00—FF。實(shí)驗(yàn)

10-1．簡(jiǎn)易正弦信號(hào)發(fā)生器設(shè)計(jì)（1）按照10.4節(jié)的流程，設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器。要求ROM是8位數(shù)據(jù)線，8位地址線。256個(gè)8位波形數(shù)據(jù)的mif文件通過(guò)兩種方式建立，一種用QuartusII的專用編輯器建立，另一種參考附錄1建立。首先創(chuàng)建工程、調(diào)用LPM_ROM等模塊、在原理圖編輯窗中繪制電路圖、全程編譯、對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真、根據(jù)仿真波形說(shuō)明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，用實(shí)驗(yàn)系統(tǒng)上的DAC0832作波形輸出，用示波器來(lái)觀察波形。完成實(shí)驗(yàn)報(bào)告。（2）學(xué)習(xí)使用QuartusII的In-SystemMemoryContentEditor來(lái)觀察FPGA中LPM_ROM中的波形數(shù)據(jù)，并在在線改變數(shù)據(jù)后，從示波器上觀察對(duì)應(yīng)的輸出波形。（30學(xué)習(xí)使用QuartusII的SignalTapII觀察FPGA輸出的正弦波形。實(shí)驗(yàn)

10-2．8通道邏輯分析儀示波器顯示控制電路設(shè)計(jì)根據(jù)第9章的實(shí)驗(yàn)9-2，和實(shí)驗(yàn)10-1，為此8通道邏輯分析儀設(shè)計(jì)一個(gè)顯示控制電路。首先根據(jù)實(shí)驗(yàn)10-1，設(shè)計(jì)一個(gè)鋸齒波信號(hào)發(fā)生器。此發(fā)生器不需要LPM_ROM，只要一個(gè)8位計(jì)數(shù)器（計(jì)數(shù)時(shí)鐘頻率約60KHz）即可，讓此計(jì)數(shù)器的輸出直接接DAC0832，即可產(chǎn)生周期性鋸齒波。選擇示波器X-Y功能，讓輸出的鋸齒波接示波器的X端，控制橫向掃描。同時(shí)，用產(chǎn)生鋸齒波的同一時(shí)鐘同步控制圖9-28邏輯分析儀電路中RAM0的時(shí)鐘inclock；另增加一個(gè)8選1多路選擇器對(duì)RAM0的8位輸出進(jìn)行選擇。多路選擇器的輸出隨8路選擇，每一次為輸出有一個(gè)階梯增量（作一個(gè)譯碼器類加法器），然后把輸出接示波器的Y端，控制縱向幅度。這樣一來(lái)，就可以將采樣獲得的8路脈沖波形數(shù)據(jù)同時(shí)顯示在示波器上。使示波器類似于一個(gè)8蹤示波器，同時(shí)展示8路采樣所得的脈沖波形。最后完成實(shí)驗(yàn)報(bào)告。

實(shí)驗(yàn)

10-3．A/D采樣控制電路設(shè)計(jì)（1）按照10.5節(jié)的流程，設(shè)計(jì)一個(gè)控制A/D采樣的狀態(tài)機(jī)。首先創(chuàng)建工程、在原理圖編輯窗中繪制電路圖、全程編譯、對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真、根據(jù)仿真波形說(shuō)明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，用實(shí)驗(yàn)系統(tǒng)上的FPGA和ADC0908完成實(shí)驗(yàn)，待測(cè)模擬信號(hào)來(lái)自電位器，采樣所得的兩位16進(jìn)制數(shù)據(jù)可以用數(shù)碼管顯示。最后完成實(shí)驗(yàn)報(bào)告。（2）用LPM_RAM取代74244，進(jìn)行連續(xù)采樣，然后利用實(shí)驗(yàn)10-2的原理將采樣所得的模擬信號(hào)波形顯