第二章定制單用途處理器(23.41)

嵌入式系統(tǒng)設(shè)計(jì)：軟硬件統(tǒng)一第二章定制單用途處理器引言

組合邏輯

時(shí)序邏輯

定制單用途處理器的設(shè)計(jì)4123概述5RTL定制單用途處理器的設(shè)計(jì)處理器用于執(zhí)行特定計(jì)算任務(wù)的數(shù)字電路控制器和數(shù)據(jù)路徑通用型：多種計(jì)算任務(wù)單用途型：一種特定的計(jì)算任務(wù)定制單用途型:不規(guī)范任務(wù)定制單用途處理器的特點(diǎn)優(yōu)點(diǎn)：性能好、體積小、低功耗缺點(diǎn)：NRE成本高，上市時(shí)間較長(zhǎng)，靈活性較低MicrocontrollerCCDpreprocessorPixelcoprocessorA2DD2AJPEGcodecDMAcontrollerMemorycontrollerISAbusinterfaceUARTLCDctrlDisplayctrlMultiplier/AccumDigitalcamerachiplensCCD引言硅片上的CMOS晶體管數(shù)字系統(tǒng)的基本電子元件功能類(lèi)似于開(kāi)關(guān)通過(guò)柵極（gate）電壓控制源極（source）-漏極（drain）的電流晶體管sourcedrainoxidegateICpackageICchannelSiliconsubstrategatesourcedrainConductsifgate=11CMOS晶體管的應(yīng)用CMOS：互補(bǔ)金屬氧化物半導(dǎo)體電平的表示0為低電平，1為高電平兩種基本類(lèi)型：nMOS：gate=1時(shí)導(dǎo)通pMOS：gate=0時(shí)導(dǎo)通（所謂“互補(bǔ)”）基本門(mén)Inverter,NAND,NORinverterxF=x'10F=(xy)'x1xyyNANDgate01F=(x+y)'xyxyNORgate0gatesourcedrainnMOSConductsifgate=1gatesourcedrainpMOSConductsifgate=0基本邏輯門(mén)F=xyANDF=(xy)’NANDF=xDriverF=x’InverterxFxFxyFFxyx0y0F0010100111x0y0F1011101110xF0011xF0110基本邏輯門(mén)F=xyXORF=x+yORF=(x+y)’NORxyFxyFxyFF=xyXNORFyxx0y0F0011101111x0y0F0011101110x0y0F1010100111x0y0F1010100110組合邏輯設(shè)計(jì)A)

題目：如果a為1，或者b和c都為1，則y為1。如果b或c為1，但b和c不同時(shí)為1（或a，b和c都為1），則z為1。

D)輸出函數(shù)簡(jiǎn)化000101111001010111abcyy=a+bc000101111000101111zz=ab+b’c+bc’abcC)輸出函數(shù)y=a'bc+ab'c'+ab'c+abc'+abcz=a'b'c+a'bc'+ab'c+abc'+abcB)真值表1011111011111110010101001011101001000000InputsabcOutputsyzE)邏輯門(mén)abcyz組合元件WithenableinputeallO’sare0ife=0Withcarry-ininputCisum=A+B+CiMayhavestatusoutputscarry,zero,etc.O=I0ifS=0..00I1ifS=0..01…I(m-1)ifS=1..11O0=1ifI=0..00O1=1ifI=0..01…O(n-1)=1ifI=1..11sum=A+B(firstnbits)carry=(n+1)’thbitofA+Bless=1ifA<Bequal=1ifA=Bgreater=1ifA>BO=AopBopdeterminedbyS.n-bit,mx1MultiplexorO…S0S(logm)nnI(m-1)I1I0…lognxnDecoder…O1O0O(n-1)I0I(logn-1)…n-bitAddernABnsumcarryn-bitComparatornnABlessequalgreaternbit,mfunctionALUnnAB…S0S(logm)nO時(shí)序元件Q=0ifclear=1,Iifload=1andclock=1,Q(previous)otherwise.Q=0ifclear=1,Q(prev)+1ifcount=1andclock=1.clearn-bitRegisternnloadIQshiftIQn-bitShiftregisterQ=lsb-Contentshifted-Istoredinmsbn-bitCounternQclearload時(shí)序邏輯設(shè)計(jì)A)題目：設(shè)計(jì)一個(gè)脈沖分頻器，減慢原有脈沖，每四個(gè)脈沖輸出一個(gè)1。0123x=0x=1x=0x=0a=1a=1a=1a=1a=0a=0a=0a=0B)狀態(tài)圖C)實(shí)現(xiàn)模型CombinationallogicStateregisteraxI0I0I1I1Q1Q0D)真值表（摩爾型）1011111011111000010101001011101001000000InputsQ1Q0aOutputsI1I01000x通過(guò)實(shí)現(xiàn)模型，將時(shí)序邏輯設(shè)計(jì)轉(zhuǎn)化成組合邏輯設(shè)計(jì)。時(shí)序邏輯設(shè)計(jì)001

Q1Q0

I1

I1=Q1’Q0a+Q1a’+Q1Q0’0111010

0011

10

a010001011

00

01

11

a1

10

I0

Q1Q0I0=Q0a’+Q0’a010001100

00

01

11

10x=Q1Q0

x010

aQ1Q0E)化簡(jiǎn)輸出方程F)組合邏輯a

Q1

Q0

I0

I1

x單用途處理器基本模型控制器和數(shù)據(jù)路徑控制器和數(shù)據(jù)路徑內(nèi)部結(jié)構(gòu)……控制器數(shù)據(jù)路徑……狀態(tài)寄存器次態(tài)與控制邏輯寄存器功能單元控制器數(shù)據(jù)路徑……外部控制輸入外部控制輸出數(shù)據(jù)路徑控制輸入數(shù)據(jù)路徑控制輸出…外部數(shù)據(jù)輸入…外部數(shù)據(jù)輸出示例：最大公因數(shù)0:intx,y;1:while(1){2:while(!go_i);3:x=x_i;4:y=y_i;5:while(x!=y){6:if(x<y)7:y=y-x;else8:x=x-y;}9:d_o=x;}

(b)功能y=y-x7:x=x-y8:6-J:x!=y5:!(x!=y)x<y!(x<y)6:5-J:1:1!1x=x_i3:y=y_i4:2:2-J:!go_i!(!go_i)d_o=x1-J:9:

(c)狀態(tài)圖設(shè)計(jì)算法將算法轉(zhuǎn)化為狀態(tài)機(jī)帶有數(shù)據(jù)路徑的有限狀態(tài)機(jī)使用模板完成轉(zhuǎn)化(a)框圖GCDx_iy_id_ogo_i狀態(tài)圖模板賦值語(yǔ)句a=b下一條語(yǔ)句a=b下一條語(yǔ)句循環(huán)語(yǔ)句while(cond){

循環(huán)體語(yǔ)句}下一條語(yǔ)句循環(huán)體cond下一條語(yǔ)句!condJ:C:分支語(yǔ)句if(c1)

c1語(yǔ)句elseifc2c2語(yǔ)句else

其它語(yǔ)句下一條語(yǔ)句c1c2語(yǔ)句!c1*c2!c1*!c2下一條語(yǔ)句其它語(yǔ)句c1語(yǔ)句J:C:創(chuàng)建數(shù)據(jù)路徑為聲明過(guò)的變量定義寄存器為算術(shù)運(yùn)算建立功能單元連接輸入/輸出端口、寄存器和功能單元寄存器與變量間的連接，以數(shù)據(jù)的讀寫(xiě)為基礎(chǔ)當(dāng)多個(gè)數(shù)據(jù)源連接到一個(gè)寄存器時(shí)可應(yīng)用數(shù)據(jù)選擇器。為數(shù)據(jù)路徑的每個(gè)輸入和輸出建立唯一的標(biāo)識(shí)符創(chuàng)建數(shù)據(jù)路徑d_o

subtractorsubtractor7:y-x8:x-y6:x<yx_iy_i0:x0:y9:dn-bit2x1n-bit2x1x_sely_selx_ldy_ldx_neq_yx_lt_yd_ld<5:x!=y!=數(shù)據(jù)路徑y(tǒng)=y-x7:x=x-y8:6-J:x!=y5:!(x!=y)x<y!(x<y)6:5-J:1:1!1x=x_i3:y=y_i4:2:2-J:!go_i!(!go_i)d_o=x1-J:9:創(chuàng)建控制器的FSMy_sel=1y_ld=17:x_sel=1x_ld=18:6-J:x_neq_y5:!x_neq_yx_lt_y!x_lt_y6:5-J:d_ld=11-J:9:x_sel=0x_ld=13:y_sel=0y_ld=14:1:1!12:2-J:!go_i!(!go_i)go_i0000000100100011010001010110011110001001101010111100控制器此FSM與其FSMD具有相同的狀態(tài)和狀態(tài)轉(zhuǎn)換關(guān)系。將復(fù)雜的操作和條件專程數(shù)據(jù)路徑中的布爾操作和條件y=y-x7:x=x-y8:6-J:x!=y5:!(x!=y)x<y!(x<y)6:5-J:1:1!1x=x_i3:y=y_i4:2:2-J:!go_i!(!go_i)d_o=x1-J:9:控制器和數(shù)據(jù)路徑y(tǒng)_sel=1y_ld=17:x_sel=1x_ld=18:6-J:x_neq_y=15:x_neq_y=0x_lt_y=1x_lt_y=06:5-J:d_ld=11-J:9:x_sel=0x_ld=13:y_sel=0y_ld=14:1:1!12:2-J:!go_i!(!go_i)go_i0000000100100011010001010110011110001001101010111100控制器控制器實(shí)現(xiàn)模型y_selx_selCombinationallogicQ3Q0Stateregistergo_ix_neq_yx_lt_yx_ldy_ldd_ldQ2Q1I3I0I2I1

subtractorsubtractor7:y-x8:x-y5:x!=y6:x<yx_iy_id_o0:x0:y9:dn-bit2x1n-bit2x1x_sely_selx_ldy_ldx_neq_yx_lt_yd_ld<!=(b)數(shù)據(jù)路徑GCD示例的控制器狀態(tài)表InputsOutputsQ3Q2Q1Q0x_neq_yx_lt_ygo_iI3I2I1I0x_sely_selx_ldy_ldd_ld0000***0001XX0000001**00010XX0000001**10011XX0000010***0001XX0000011***01000X1000100***0101X001001010**1011XX00001011**0110XX0000110*0*1000XX0000110*1*0111XX0000111***1001X10101000***10011X1001001***1010XX0001010***0101XX0001011***1100XX0011100***0000XX0001101***0000XX0001110***0000XX0001111***0000XX000完成GCD定制單用途處理器設(shè)計(jì)設(shè)計(jì)數(shù)據(jù)路徑得到下一狀態(tài)和控制邏輯的狀態(tài)表只剩下組合邏輯的設(shè)計(jì)雖然并不能得到最優(yōu)設(shè)計(jì)，但是能夠反映設(shè)計(jì)的步驟。控制器和數(shù)據(jù)路徑內(nèi)部結(jié)構(gòu)……控制器數(shù)據(jù)路徑……狀態(tài)寄存器次態(tài)與控制邏輯寄存器功能單元RTL定制單用途處理器設(shè)計(jì)RTL（RegisterTransferLevel）：描述寄存器間數(shù)據(jù)的轉(zhuǎn)移RTL單用途處理器設(shè)計(jì)：由于編程語(yǔ)言一般不支持逐周期的描述，采用編程方式效果不佳通常從狀態(tài)機(jī)著手進(jìn)行設(shè)計(jì)Example將4bits數(shù)據(jù)總線接受的數(shù)據(jù)轉(zhuǎn)換成8bits，傳送到8bits數(shù)據(jù)總線的4-8bits橋接器RTL定制單用途處理器設(shè)計(jì)問(wèn)題規(guī)范4-8bits橋接器4位數(shù)據(jù)通過(guò)data_in輸入8位數(shù)據(jù)通過(guò)data_out輸出，rdy-_in表數(shù)據(jù)到來(lái)，rdy_out表轉(zhuǎn)換完成。發(fā)送端data_in(4)rdy_inrdy_outdata_out(8)接受端clockInputsrdy_in:bit;data_in:bit[4];Outputsrdy_out:bit;data_out:bit[8]Variablesdata_lo,data_hi:bit[4];FSMDWaitFirst4RecFirst4Startdata_lo=data_inWaitSecond4rdy_in=1rdy_in=0RecFirst4Endrdy_in=1RecSecond4Startdata_hi=data_inRecSecond4Endrdy_in=1rdy_in=0rdy_in=1rdy_in=0Send8Startdata_out=data_hi&data_lordy_out=1Send8Endrdy_out=0Bridgerdy_in=0

rdy_inrdy_outdata_lodata_hidata_in(4)(b)

數(shù)據(jù)的路徑data_outdata_out_lddata_hi_lddata_lo_ldclk至所有寄存器data_outRTL定制單用途處理器設(shè)計(jì)(a)

控制器BridgeWaitFirst4RecFirst4Startdata_lo_ld=1WaitSecond4rdy_in=1rdy_in=0RecFirst4Endrdy_in=1RecSecond4Startdata_hi_ld=1RecSecond4Endrdy_in=1rdy_in=0rdy_in=1rdy_in=0Send8Startdata_out_ld=1rdy_out=1Send8Endrdy_out=0rdy_in=0優(yōu)化單用途處理器優(yōu)化就是使設(shè)計(jì)指標(biāo)的值達(dá)到最好可優(yōu)化的方面：原始程序FSMD數(shù)據(jù)路徑FSM優(yōu)化原始程序分析程序的用途并尋找可改進(jìn)的地方計(jì)算模塊的數(shù)量變量算法的時(shí)間和空間復(fù)雜度應(yīng)用乘法和除法的會(huì)引入巨大的運(yùn)行開(kāi)支優(yōu)化原始程序0:intx,y;1:while(1){2:while(!go_i);3:x=x_i;4:y=y_i;5:while(x!=y){6:if(x<y)7:y=y-x;else8:x=x-y;}9:d_o=x;}

0:intx,y,r;1:while(1){2:while(!go_i);//xmustbethelargernumber3:if(x_i>=y_i){4:x=x_i;5:y=y_i;}6:else{7:x=y_i;8:y=x_i;}9:while(y!=0){10:r=x%y;11:x=y;12:y=r;}13:d_o=x;}原始程序優(yōu)化后的程序用取模運(yùn)算代替減法運(yùn)算來(lái)優(yōu)化程序

GCD(42,8)，9次迭代得出結(jié)果:(42,8),(43,8),(26,8),(18,8),(10,8),(2,8),(2,6),(2,4),(2,2).GCD(42,8)，3次迭代得出結(jié)果:(42,8),(8,2),(2,0)優(yōu)化一般可