電路設(shè)計：第1章 電路測試基礎(chǔ)

第1章電路測試基礎(chǔ)集成電路設(shè)計就是在五個因素之間的優(yōu)化：

面積、速度、功耗、可測性設(shè)計、成本可測性設(shè)計(DFT)技術(shù)方面的內(nèi)涵：

1）插入邏輯結(jié)構(gòu)使得電路容易測試

2）自動測試圖形生成(ATPG)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.1驗證、模擬和測試在電路的設(shè)計～生產(chǎn)各個過程中，檢驗電路所使用的方法和手段：

設(shè)計驗證、模擬、仿真和測試。第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.1.1驗證

設(shè)計驗證：電路未實現(xiàn)前所進行的測試。驗證的目的是保證所設(shè)計電路符合設(shè)計要求。VLSI設(shè)計流程中對同一電路的多種描述（行為級、RTL級、門級和版圖級描述）表達了同一電路不同的方面，在不同項之間映射時可能會出現(xiàn)一些錯誤，每一階段都應(yīng)驗證。邏輯級的三個域結(jié)構(gòu)域的不同級第1章電路測試基礎(chǔ)

電路設(shè)計可分為3個層次：系統(tǒng)設(shè)計、邏輯設(shè)計、物理設(shè)計。設(shè)計過程是使用EDA工具：基于給定域和給定級的設(shè)計。設(shè)計過程實質(zhì)上反映了技術(shù)水平和EDA工具的運用程度。設(shè)計的每一個階段都應(yīng)驗證

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系模擬：最常用的設(shè)計驗證手段（由EDA工具中的模擬器完成）

功能模擬

檢驗電路的每一個功能塊是否達到設(shè)計的要求。是對電路無工作速度要求情況下所進行的驗證，不考慮延遲效應(yīng)。

時間模擬用EDA工具庫中的標(biāo)準(zhǔn)單元，對每個單元的基本邏輯功能及其傳播延遲都進行了描述，模擬時對電路中的各個門施加一定的延遲，然后與功能驗證結(jié)合進行驗證或單獨進行驗證。第1章電路測試基礎(chǔ)

設(shè)計驗證

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系當(dāng)產(chǎn)品制造出之后，通過施加激勵和檢查響應(yīng)來驗證產(chǎn)品。與設(shè)計驗證不同，生產(chǎn)測試用來驗證產(chǎn)品制造的正確與否。生產(chǎn)測試主要有兩種方式：

參數(shù)測試(parametrictesting)驗證電路的參數(shù)是否符合要求，如對電流和電壓等參數(shù)進行測量。

功能測試

(functionaltesting)是本課程研究的內(nèi)容，包括對電路中出現(xiàn)的故障進行定義、故障建模與描述方法、故障檢測方法等。

生產(chǎn)測試與設(shè)計緊密相關(guān)的內(nèi)容：（1）如何在設(shè)計階段提供產(chǎn)品可測試的數(shù)據(jù)（2）如何實現(xiàn)可測性設(shè)計生產(chǎn)測試中，常用測試圖形來檢測電路中的故障和故障定位。在早期的數(shù)字電路測試中，測試生成是在門級生成的，現(xiàn)在VLSI技術(shù)下，是可測試性設(shè)計(DFT)與產(chǎn)品設(shè)計同步進行。1.1.2生產(chǎn)測試第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.1.3可測性設(shè)計（DFT）采用可測性設(shè)計方法設(shè)計的電路，其內(nèi)部嵌入測試機構(gòu)，使得測試更為容易和高效，測試也成為設(shè)計優(yōu)化的一部分。第1章電路測試基礎(chǔ)

圖(a)產(chǎn)品測試許多EDA工具可以自動完成DFT、BIST和ATPG任務(wù)利用適于Verilog和VHDL語言的RTL級可測性分析工具，檢測編寫的代碼，可在邏輯綜合和后續(xù)步驟之前發(fā)現(xiàn)并解決常見的設(shè)計結(jié)構(gòu)問題：異步置位/復(fù)位電路、門級或內(nèi)部生成時鐘、混合和時序反饋回路等。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系圖(c)ATE測試圖(b)BIST測試第1章電路測試基礎(chǔ)

第1章電路測試基礎(chǔ)

DFT流程

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

1.1.4仿真1.1.5驗證與生產(chǎn)測試之比較

仿真驗證系統(tǒng)是為芯片設(shè)計提供一個與真實環(huán)境相同或相似的驗證環(huán)境，及早發(fā)現(xiàn)設(shè)計上的錯誤。仿真研究的難點是建立優(yōu)化的軟硬件模型或模塊，構(gòu)造新的測試環(huán)境，實現(xiàn)測試開發(fā)平臺、EDA工具和ATE之間各種測試生成和分析數(shù)據(jù)流無縫鏈接。1.2故障及故障檢測1.2.1故障檢測的基本原理在電路檢測中，用故障來描述電路中的錯誤，用測試圖形來檢測故障。

電路設(shè)計和制造的正確與否是通過故障檢測來實現(xiàn)的。

故障檢測就是對輸入端施加信號，觀察輸出響應(yīng)，比較該輸出響應(yīng)和無故障時理想的輸出響應(yīng)。如果二者不同，則說明檢測到電路故障。測試的主要過程在于測試生成和測試施加。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系故障檢測第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系固定型故障此故障模型描述的失效機理：A與地短接時，不論何種邏輯信號加到與非門的輸入端上，它實現(xiàn)的功能都從 變?yōu)閆=1。(a)(b)第1章電路測試基礎(chǔ)

圖(a)為CMOS與非門的輸入A接地故障，用s-a-0表示這個固定0故障（簡記為A/0）。圖(b)表示TTL反相器中輸入固定為0的情形，描述這個現(xiàn)象的故障模型也是s-a-0故障，此故障使得輸出保持邏輯1。對于圖(a)的與非門電路：輸入、無故障時的輸出響應(yīng)、故障類型及有故障的輸出響應(yīng)列表如下。輸入無故障時響應(yīng)有故障時響應(yīng)ABA/0B/0Z/0A/1B/1Z/1001110111011110011101110101110110001與非門的故障及故障檢測

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系有故障時的輸出響應(yīng)并非總是與無故障時的輸出響應(yīng)不同。結(jié)論：一個故障可由多個測試圖形檢測到（如測試圖形00,01,10都可以檢測Z/0故障）；一個測試圖形可用來檢測多個故障，但不能故障定位（如測試圖形11可以檢測Z/1,A/0,B/0故障）。第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.2.2測試圖形生成和測試施加

尋找一個電路故障的測試圖形的過程非常繁瑣、費時。實際的電路具有成千上萬的門或線。對于組合電路，一個測試圖形足以檢測到一個故障；對于時序電路，需一組測試圖形序列才可能檢測到一個故障，因為對時序電路的故障效應(yīng)進行傳播前，需先把電路引導(dǎo)到確定狀態(tài)。（看P.27例，糾錯）第1章電路測試基礎(chǔ)

測試生成

產(chǎn)生測試圖形的過程。有軟件和硬件實現(xiàn)方法。

軟件一般用EDA工具或用戶開發(fā)的程序進行自動測試圖形生成(ATPG)，采用確定性算法，測試代碼少。硬件一般采用內(nèi)建自測試(BIST)電路生成隨機或偽隨機測試圖形。

測試施加

把生成的測試圖形作為激勵信號，施加到被測對象，然后分析判斷的過程。

施加的方式：

把BIST嵌入到功能電路；利用自動測試設(shè)備(ATE)。1.3

失效、缺陷和故障

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

電路失效：由于某種原因使得電路不能正常工作。按失效的方式分:設(shè)計失誤失效、參數(shù)改變失效。IC的失效類型按失效的存在時間分:永久性失效、暫時性失效（又分為暫態(tài)失效：由外部干擾引起；間歇性失效：元件參數(shù)的變化引起）缺陷：電路因物質(zhì)方面的原因而改變了其本來的結(jié)構(gòu)。失效：物理缺陷在電路級的表達用失效方式來描述，失效方式又稱為物理故障。故障：失效方式在邏輯級和行為級則可建模為故障，這稱為邏輯故障。物理缺陷到故障的映射第1章電路測試基礎(chǔ)

故障建模：

對電路的缺陷先建立失效方式，再映射到邏輯級和行為級建立故障模型的過程。缺陷和相應(yīng)的故障模型并不一一對應(yīng)。1.3.1物理缺陷

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

缺陷實例缺陷的形成與IC的制造工藝有關(guān)。1.3.2失效方式

大多數(shù)的失效機理可在電路級描述，其模型就是失效方式。最常見的失效方式是互連線短路、開路或參數(shù)改變。1.3.3故障失效方式在邏輯級和行為級按不正確的信號值來描述，表達形式就是故障模型，它通過在電路或系統(tǒng)中信號所衍生的變化也即電路的邏輯行為來描述失效效應(yīng)。常見的故障模型第1章電路測試基礎(chǔ)

故障模型描述經(jīng)典故障單固定型故障(SSA或SSF)一條線固定到邏輯0或1值多重故障(MSA)兩條或兩條以上的線邏輯值固定橋接故障互不連接的兩條或兩條以上線發(fā)生電連接晶體管故障橋接故障互不連接的兩條或兩條以上線發(fā)生電連接恒定開路故障(SOP)COMS中上舉或下拉MOS失效(不通)恒定通故障(SON)MOS管恒導(dǎo)通性能故障延遲故障電路中一條或多條路徑延遲所造成的故障間歇故障內(nèi)部參數(shù)改變所引起的故障瞬態(tài)故障耦合干擾引起不正確的信號值存儲單元故障模擬電路故障災(zāi)難性故障也稱硬故障，模擬元器件開路或短路參數(shù)性故障也稱軟故障，R、L、C或晶體管跨導(dǎo)等參數(shù)值的變化超出允許范圍故障是一種模型，它通過電路的邏輯行為來描述失效效應(yīng)。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系

1.3.4故障、失效和缺陷的關(guān)系

缺陷是電路物理結(jié)構(gòu)上的改變，失效方式是失效機理在電路級的描述，故障是失效模型在邏輯級和行為級的描述。

故障，從技術(shù)角度來講是一個獨立的概念，用它來描述缺陷。作為一個模型，不必對一個缺陷完全、準(zhǔn)確地反映。

電路檢測中采用的是故障模型，而非失效方式。

第1章電路測試基礎(chǔ)

1.4經(jīng)典故障模型故障模型元器件間連接（板級測試中）改變元器件真值表的故障(與電路制造工藝和版圖結(jié)構(gòu)有關(guān))固定型故障開路故障橋接故障開路故障橋接故障恒定通故障1.4.1SSA故障

電路中某個門的一根輸入或輸出線固定于邏輯1或0的缺陷，用單固定型故障(singlestuck-atfault)模型描述，簡稱SSA故障。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

SSA是標(biāo)準(zhǔn)故障模型，用于檢測電路的“錯誤”十分有效。其有用性表現(xiàn)在：（1）SSA故障模型表示了許多不同的失效方式；（2）SSA故障模型是與工藝無關(guān)的故障模型；（3）基于SSA故障的測試圖形可以檢測許多非經(jīng)典性故障；（4）SSA故障模型的數(shù)目比其他類型的故障模型的數(shù)目少，通過故障化簡方法此數(shù)目還可以減少；（5）可以用SSA故障表達其他類型的故障。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系關(guān)于SSA，有如下兩條檢測定理：

定理1.1

對于一個無扇出的組合電路C，能夠檢測C的所有原始輸入端SSA故障的測試集，也可以檢測C中所有的SSA故障。

定理1.2

對于一組合電路C，能夠檢測C的所有原始輸入端和扇出分支上SSA故障的測試集，也可檢測C中所有的SSA故障。第1章電路測試基礎(chǔ)

1.4.2MSA故障

電路中故障的數(shù)目隨線條m的條數(shù)呈指數(shù)增加，m條線可能有個SSA故障，N條線中m重線的總個數(shù)為：

如果一根以上的線同時固定于邏輯1或0，這樣的缺陷可用多重固定型故障模型描述，簡稱MSA故障。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系

m重故障數(shù)為，N條線中可能存在的MSA故障的總個數(shù)為：第1章電路測試基礎(chǔ)

節(jié)點數(shù)目

SSA故障故障數(shù)目兩重故障三重故障

N

2N

4C(N,2)

8C(N,3)

10100100010000

20200200020000

180198001998000199980000

960129360013293360001332933360000電路中N條線的SSA、MSA故障的數(shù)目

影響MSA故障測試的主要因素——

原始輸入的個數(shù)和重聚的扇出點的個數(shù)

第1章電路測試基礎(chǔ)

大部分MSA故障能由SSA故障的測試圖形集檢測到。就組合電路有以下結(jié)論：

（1）對于非冗余的兩級電路，任意一個測試SSA故障的完全測試集可測試所有的MSA故障;

一個包含不可檢測固定性故障的組合電路稱作是冗余的，因為總可以通過移除一個門或是門的輸入來簡化電路。（2）對于無扇出的電路，任意一個測試SSA故障的完全測試集可以測試所有的兩重和三重故障（內(nèi)部與根都沒有扇出）；（3）對于內(nèi)部無扇出的電路（只有電路的原始輸入才可能是根），測試SSA故障的完全測試集，同時也可測試至少98%的重數(shù)小于6的MSA故障；（4）對于無扇出的所有原始輸入和電路C中所有扇出分支上的MSA故障，能夠測試它們的完全測試集也能測試C所有的MSA故障；（5）對于內(nèi)部無扇出的電路C，任意一個測試SSA故障的完全測試集可以測試C中所有的MSA故障（除非它包含P34的電路，這個電路是個故障冗余電路，ABCD=1001能檢測到SSA故障(B/1)和(C/1)，但不能檢測到（B/1,C/1))。(故障)冗余電路第1章電路測試基礎(chǔ)

無扇出電路

若某個故障在輸出端觀測不到，稱為故障湮沒，又叫做故障冗余，電路為冗余電路。（如電路中的線8就是冗余的）電路中門的輸出僅是另一個門的輸入。重聚的扇出電路電路中門的輸出是另幾個門的輸入，輸出后又匯聚在一個門上。無扇出電路舉例

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.5.1故障表

在對數(shù)字電路進行測試生成時，需先對測試工具提供電路（網(wǎng)表)的描述，然后對所有要檢測的故障生成表格，這就是故障表。例如，P35的電路以及表2.5。1.5故障的等效、支配和故障冗余第1章電路測試基礎(chǔ)

如果將能用相同的測試圖形檢測到的所有SSA故障只保留一個，則可以簡化故障表。也可以用故障等效和支配的概念來簡化故障表。1.5.2故障等效定義：對于兩個故障f1和f2，如果檢測故障f1(f2)的每一個測試圖形也可用來檢測故障f2(f1)，則稱這兩個故障等效，也就是說它們的測試集T1和T2是相同的，即和。

例中，故障A/0、B/0和H/0(兩輸入與門)的測試集(共7個)都相同，為：

ABCDE={11000,11010,11011,11100,11101,11110,11111}

稱：A/0、B/0和H/0是等效故障。故障C/1、D/1和F/1(兩輸入或門)的測試集(共3個)相同，為：

ABCDE={00001，01001，10001}

稱：

C/1、D/1和F/1是等效故障。結(jié)論（不證明）：任何一個N輸入與(與非)門所有輸入的s-a-0故障和輸出的s-a-0故障(s-a-1故障)等效任何一個N輸入或(或非)門所有輸入的s-a-1故障和輸出的s-a-1故障(s-a-0故障)等效=>故障等效的N+1個s-a故障之中的任意1個均可代表其他故障，則，簡單門的故障表的長度從2(N+1)個(N+1個s-a-0,N+1個s-a-1)化簡為(N+2)個(N+1個s-a-0等價于1個s-a-0,N+1個s-a-1，共1+N+1=N+2)

。

對反相器，輸入端的s-a-0(s-a-1)故障與輸出端的s-a-1(s-a-0)故障等效，4個故障等效為只有2個故障。第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.5.3故障支配第1章電路測試基礎(chǔ)

定義：如果一個故障f1的測試集T1是另一個故障f2的測試集T2的子集，則說故障f2支配故障f1，即。定義表明，f1的測試集能夠測試故障f2。因此生成了f1的測試圖形后無需考慮f2的測試生成，支配故障f2可以從故障表中化簡掉。上例中，檢測故障C/0的測試集是檢測故障F/0的測試集的子集，故障F/0支配故障C/0，檢測故障C/0的任何一個測試圖形均可檢測故障F/0。（2輸入或門的任一輸入端S-a-0故障的測試圖形可檢測出輸出端的s-a-0故障；2輸入與門的任一輸入端S-a-1故障的測試圖形可檢測出輸出端的s-a-1故障；）對故障表進行等效、支配化簡后=>結(jié)論：任意一個N輸入的簡單邏輯門只有(N+1)個s-a特征故障，只需(N+1)個測試圖形就可檢測它們（見P35表）。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

2輸入或門的任一輸入端S-a-0故障的測試圖形可檢測出輸出端的s-a-0故障；2輸入與門的任一輸入端S-a-1故障的測試圖形可檢測出輸出端的s-a-1故障；abza/0b/0z/0a/1b/1z/10000000010100001011000000111110001112輸入與門(1)a/0、b/0、z/0故障等效，測試圖形11=>

與門故障減至a/0、a/1、b/1、z/1；(2)檢測a/1(b/1)的測試圖形01(10)是檢測z/1(00,01,10)的子集(z/1是支配故障)=>與門故障減至a/0、a/1、b/1；結(jié)論：2輸入與門的故障表中只有(2+1)個s-a特征故障，只需(2+1)個測試圖形(11,01,10)就可檢測它們。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.5.4故障表簡化第1章電路測試基礎(chǔ)

用故障等效與支配的概念，可以對簡單的N輸入門的故障表進行化簡。推廣到圖2.13所示電路，故障表如表2.5，它有10條線，故障表中有20個故障:{A/0,B/0,C/0,D/0,E/0,F/0,G/0,H/0,V/0,Z/0,A/1,B/1,C/1,D/1,E/1,F/1,G/1,H/1,V/1,Z/1}對與門、或門運用等效的關(guān)系，可得到以下等效分組：

{A/0,B/0,H/0}→A/0；

{C/1,D/1,F/1}→C/1；

{H/1,V/1,Z/1}→H/1；

{G/0,E/0,V/0}→G/0；

{F/0,G/1}→F/0。等效處理后，可得故障表：

{A/0,B/0,C/0,D/0,E/0,F/0,G/0,H/0,V/0,Z/0,A/1,B/1,C/1,D/1,E/1,F/1,G/1,H/1,V/1,Z/1}去掉了9個

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

等效處理后，可得故障表：

{A/0,B/0,C/0,D/0,E/0,F/0,G/0,H/0,V/0,Z/0,A/1,B/1,C/1,D/1,E/1,F/1,G/1,H/1,V/1,Z/1}還有11個

{A/0,C/0,D/0,F/0,G/0,Z/0,A/1,B/1,C/1,E/1,H/1}再找到支配關(guān)系——

與門輸出1故障、或門輸出0故障、反相器輸出0故障都是支配故障，即：

H/1；V/1；F/0；Z/0；G/0。它們是支配故障，從故障表中去除，得到最終的故障表：

{A/0,C/0,D/0,F/0,G/0,Z/0,A/1,B/1,C/1,E/1,H/1}{A/0,C/0,D/0,A/1,B/1,C/1,E/1}(此電路只需7個測試向量來測試)此表并不唯一，因為故障A/0和C/1可由同一個等效組中其他的故障代替。1.5.5檢查點（檢查點定律：一套簡便的簡化故障點的方法）第1章電路測試基礎(chǔ)

定義：組合電路中的原始輸入和扇出分支稱為檢查點（右圖）。檢查點定理：對組合電路，能夠測試其中所有檢查點SSA故障的測試圖形，也可以測試電路中所有的SSA故障。電路無故障時輸出函數(shù)為電路有故障8/1時的輸出函數(shù)為，即。故障8/1的效應(yīng)在輸出端觀測不到，這種故障湮沒稱為故障冗余。具有冗余的電路1.5.6故障冗余第1章電路測試基礎(chǔ)

任何一個信號如果經(jīng)兩個方向傳播，都可能出現(xiàn)不一致情況，對于故障就可能把故障的效應(yīng)湮沒掉。組合邏輯電路是非反饋電路，一個信號經(jīng)兩個方向傳播，唯一可能的方式是重聚的扇出電路。重聚

信號經(jīng)過不同方式和路徑傳播后，幾路信號又同時作為一門電路的輸入。結(jié)論：對于組合電路，故障冗余只存在于重聚的扇出分支或路徑上。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

結(jié)論：對于組合電路，故障冗余只存在于重聚的扇出分支或路徑上。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系冗余故障的判斷方法：假定線i是電路中的冗余線。如果線i可以去掉并由邏輯常數(shù)j的線（j為0或1，但不能即為0又為1）代替，那么故障i/j是不可測故障，但故障i/j是可測故障；如果線i的邏輯均可由j或j代替，則故障i/j是不可測故障。例，(a)中的8線去掉用邏輯1代替、(b)中的13去掉用邏輯0代替時，對應(yīng)電路實現(xiàn)的功能沒改變，這兩根線為故障冗余線，電路是具有故障冗余的電路。1.6.1橋接故障當(dāng)缺陷使兩根或兩根以上不相連的線短接在一起并形成線邏輯時，用橋接故障(bridgingfault)模型來描述。當(dāng)橋接故障涉及的線條數(shù)r≥2時，則稱該故障為多重橋接故障，否則為單橋接故障。第1章電路測試基礎(chǔ)

1.6晶體管級故障模型MOS電路常見故障：晶體管短路或開路，柵極、源極和漏極的開路，柵與漏、源或者溝道之間的短路。因為：在所有的故障條件下MOS組合電路并不保持組合邏輯特性。這些缺陷不能用經(jīng)典的故障模型在門級描述，需在晶體管級引入失效方式，進而建立模型。具有橋接故障的電路的行為與其采用的工藝有關(guān)。在TTL電路中線與;ECL(射極耦合邏輯

)電路中線或;CMOS電路中更復(fù)雜，線邏輯與驅(qū)動短接線的門的類型及這些門的輸入有關(guān)。 兩個反相器輸出短接，可建模為線邏輯：輸入條件相關(guān)的驅(qū)動輸出值線邏輯A=B任意比值NOTA=0,B=1RP1>RN2RP1<RN2C=D=0C=D=1ANDORA=1,B=0RN1>RP2RN1<RP2C=D=1C=D=0ORAND橋接故障模型第1章電路測試基礎(chǔ)

A=0,B=1，p1導(dǎo)通N1截止，RP1很小RN1很大，

p2截止N2導(dǎo)通，RP2很大RN2很小，

分壓電路的D點值取決于RP1與RN2的關(guān)系。BACMOS電路中更復(fù)雜，線邏輯與驅(qū)動短接線的門的類型及門的輸入有關(guān)。如，門的類型是反相器，門的輸入如下表所示。用分壓器來描述電路：

A=B，輸出值相等，檢測不到橋接故障；

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

橋接故障有可能改變電路的拓?fù)浣Y(jié)構(gòu)，導(dǎo)致電路的功能發(fā)生根本的改變。如所示電路，NMOS電路正常實現(xiàn)的函數(shù)是，橋接故障導(dǎo)致電路功能為Z=AB+CD橋接故障導(dǎo)致電路功能發(fā)生變化Z=AB+CDCDSSA的測試集可以用來檢測橋接故障。檢測橋接故障的方法還有窮舉測試、電流測試。1.6.2NMOS電路的短路與開路故障1357

為開路故障；GS短接；DS短接；6GD短接；第1章電路測試基礎(chǔ)

GDS如圖所示為E/D(增強型與耗盡型

)NMOS電路：1：開路，s-a-1，輸入A=0，Z=1；A=1，Z=1.2：GS短接，s-a-0，輸入A恒等于0，Z=1.3：開路，s-a-1，輸入A=0，Z=1；A=1，Z=1.4：DS短接，s-a-0，輸入A=0，Z=0；A=1，Z=0.5：開路，浮柵，保持某態(tài)，當(dāng)電荷泄漏完為1.6：GD短接，輸入A=0，Z=0；A=1，管子導(dǎo)通，Z應(yīng)該為0，但是負(fù)載管的作用會使Z抬高，所以Z不確定。7：開路：A=0，晶體管不導(dǎo)通，Z保持原態(tài)；A=1，Z=0。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.6.3COMS電路開路故障恒定開路故障示意

恒定開路故障SOP——非典型故障

CMOS電路中，上舉或下拉晶體管的開路失效將導(dǎo)致反相器具有記憶元件的功能，對此類開路故障的檢測需要專門的測試序列。第1章電路測試基礎(chǔ)

圖(a)：12點故障的測試序列：

A=0，1456測試序列：

A=1，0圖(b)：

A=1，B=0N2導(dǎo)通，N1截止P2截止，P1導(dǎo)通=>VOUT=1。但是因為×，VOUT保持。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系對于MOS管，恒定通（SON）描述以下幾種情況。MOS管的短路短路和開路故障都要用電流測試方法來檢測第1章電路測試基礎(chǔ)

1或4處的短接使得A=0時無效；（DS短路，GD短路）2或3處的短接使得A=1時無效；5或6處的短接使得Z隨A變化；1.6.4CMOS電路的恒定通與短路故障在晶體管級引入失效方式進而建立故障模型的方法----

優(yōu)點：可以對物理缺陷更準(zhǔn)確的表達，缺點：提高了模型的復(fù)雜度，測試圖形生成難度大。GDS有文獻專門將晶體管漏源間的短路缺陷用恒定通故障描述。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系1.7.1延遲故障

即使電路結(jié)構(gòu)無誤，信號傳播的延遲也可能導(dǎo)致異常，此種情況用延遲故障(delayfault)來描述。

檢測此類故障的最終目的：在設(shè)計的時鐘頻率下電路工作不出現(xiàn)異常。延遲測試主要用兩種模型：（1）源于門的門延遲故障(GateDelayFault，GDF)

（2）源于路徑的路徑延遲故障(PathDelayFault，PDF)第1章電路測試基礎(chǔ)

1.7.2暫時失效暫時失效不具有重復(fù)性，因此難以尋找其規(guī)律，對其研究也不如硬失效那樣透徹。不同數(shù)字元件都會有暫時失效現(xiàn)象，在存儲器和微處理器中尤為突出。1.7其它類型故障模型

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系電路的可測性是一個抽象的概念，涉及測試的各個方面?？蓽y性的兩個重要因素是可控性和可觀性。根據(jù)經(jīng)驗總結(jié)，可測性的電路應(yīng)具有以下特征：電路容易處于理想的初始狀態(tài)（可控性）；通過對電路的原始輸入端施加測試圖形，電路的任意內(nèi)部狀態(tài)都容易設(shè)置（可控性）；通過電路的原始輸出，電路的內(nèi)部狀態(tài)可唯一的確認(rèn)（可觀性）?？煽匦浴⒖捎^性及可測性邏輯可測性的計算機輔助度量(ComputerAidedMeasureforLogicTestability,CAMELOT)是一個確定性可測性分析方法。第1章電路分析基礎(chǔ)

衡量電路的可測性有很多方法，比較重要的是確定性分析方法和概率法。

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系數(shù)字電路的各種模型和描述方法在電路設(shè)計、制造、測試中，電路模型的表達方法對設(shè)計驗證、故障模型建立和模擬方法、測試生成方法影響很大。電路模型可分為內(nèi)部模型和外部模型：

內(nèi)部模型在計算機內(nèi)部以數(shù)據(jù)結(jié)構(gòu)和（或）程序方式表達電路；

外部模型用戶使用的模型——

數(shù)學(xué)等式表達方法(開關(guān)函數(shù)、有限狀態(tài)機等）表格表達方法（真值表、狀態(tài)表）圖示表達方法（原理圖、圖、BDD圖）

HDL語言描述第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系開關(guān)函數(shù)第1章電路測試基礎(chǔ)

定義：假定代表n個邏輯變量，每個變量的取值為0或1，則為的開關(guān)函數(shù)。函數(shù)f的取值為0或1，取決于的賦值及其運算關(guān)系。每個變量可取兩個值，那么n個變量就有個最小項，有不同的開關(guān)函數(shù)。1.開關(guān)函數(shù)的形式(1)SOP與POS形式如果開關(guān)函數(shù)由多個乘積(與運算)相加(或運算)組成，每一個乘積項由一系列變量的原碼或反碼相與而成，這種形式稱為開關(guān)函數(shù)的SOP(SumofProducts)的形式。如果開關(guān)函數(shù)只用最小項的和來表示，則稱為正交的SOP形式。(2)正交項2.開關(guān)函數(shù)的Shanoon展開式第1章電路測試基礎(chǔ)

(3)正交的POS形式如果開關(guān)函數(shù)只用最大項的與來表示，則稱為正交的POS形式。如果開關(guān)函數(shù)不是以正交形式表達，可用代數(shù)方式把它轉(zhuǎn)化成為正交的POS或SOP形式，

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系（1）（2）（3）（4）（5）3.常用公式

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系第1章電路測試基礎(chǔ)

(6)(7)(8)(9)

(10)(11)(12)如果，則有

(13)如果，則有邏輯函數(shù)的異或表達可以用兩級與和異或的電路來描述任意邏輯函數(shù)。邏輯函數(shù)的異或表達在電路測試中非常有用。圖第1章電路測試基礎(chǔ)

南京航空航天大學(xué)信息科學(xué)與技術(shù)學(xué)院電子工程系圖G(V,E,W)由節(jié)點V的集合、邊E和權(quán)W的集合組成。邊反映的是節(jié)點u和v之間的關(guān)系如果反映的只是節(jié)點u到v的關(guān)系，并不反映節(jié)點v到u的關(guān)系，則稱這樣的圖為有向圖。

相鄰與一條邊有關(guān)系的那些節(jié)點;

孤立節(jié)點與其他節(jié)點無任何關(guān)系的節(jié)點；出度

從一個節(jié)點出發(fā)的邊的數(shù)量；

入度

進入到一個節(jié)點的邊的數(shù)量。

無向圖圖中的邊具有對稱關(guān)系，。路徑由邊組成的序列。連通圖圖中任意節(jié)點與其他任何節(jié)點之間存在一條路徑.