集成電路測試概述

集成電路測試概述任課教師：屈艾文集成電路測試的定義集成電路測試是對集成電路或模塊進(jìn)行檢測，通過測量對于集成電路的輸出響應(yīng)和預(yù)期輸出比較，以確定或評估集成電路元器件功能和性能的過程，是驗證設(shè)計、監(jiān)控生產(chǎn)、保證質(zhì)量、分析實效以及指導(dǎo)應(yīng)用的重要手段。集成電路測試的基本原理集成電路故障與測試集成電路測試過程集成電路測試分類集成電路測試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對測試的影響集成電路測試的基本模型測試系統(tǒng)的基本任務(wù)：將測試輸入應(yīng)用于被測器件，并分析其輸出的正確性。測試過程：測試系統(tǒng)生成輸入定時波形信號施加到被測器件的原始輸入管腳，然后從被測器件的原始輸出管腳采樣輸出響應(yīng)，最后經(jīng)過分析處理得到測試結(jié)果。集成電路測試的基本原理集成電路故障與測試集成電路測試過程集成電路測試分類集成電路測試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對測試的影響集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)VLSI芯片的一些典型缺陷有：工藝缺陷——缺少接觸窗口、寄生晶體管、氧化層崩潰等。材料缺陷——大面積缺陷（裂紋、晶體不完整）、表面雜質(zhì)等。壽命缺陷——電介質(zhì)崩潰、電遷移等。封裝缺陷——觸點退化、密封泄露等。集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)集成電路的缺陷導(dǎo)致它的功能發(fā)生變化

集成電路的不正常狀態(tài)缺陷(defect)故障(fault)

失效(failure)集成電路喪失了實施其特定規(guī)范要求的功能故障和缺陷區(qū)別缺陷會引發(fā)故障，故障是表象，相對穩(wěn)定，并易于測試；缺陷相對隱蔽和微觀，缺陷的查找與定位較難集成電路使用者一般不直接研究缺陷，僅研究故障。集成電路的開發(fā)和生產(chǎn)者肯定不能滿足只研究故障，還需要找到具體的缺陷（設(shè)計、物理或化學(xué)等），予以改進(jìn)，排除故障。故障的分類根據(jù)故障性質(zhì)邏輯故障非邏輯故障根據(jù)故障性質(zhì)邏輯故障非邏輯故障元件輸出短路、輸入端開路、元件損壞以及競態(tài)故障根據(jù)故障性質(zhì)邏輯故障非邏輯故障同步時序電路中的時鐘故障和電源的失效根據(jù)故障的時間間隔永久性故障間歇性故障故障產(chǎn)生的錯誤邏輯值固定值故障可變值故障根據(jù)模擬系統(tǒng)的故障概念硬故障：永久性的損壞故障軟故障：器件參數(shù)的變化。故障檢測的基本任務(wù)：根據(jù)輸入激勵量和輸出響應(yīng)量來判斷集成電路狀態(tài)的故障情況。故障檢測和故障診斷的首要問題測試圖形的生成測試生成過程要能迅速準(zhǔn)確地得到測試碼，并且能判斷測試碼的有效性，還要保證測試碼盡量簡單，必須討論測試碼與測試圖形的各種生成方法和集成電路的各類故障模型。集成電路測試的基本原理集成電路故障與測試集成電路測試過程集成電路測試分類集成電路測試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對測試的影響集成電路測試的過程測試設(shè)備測試接口測試程序數(shù)據(jù)分析集成電路測試的過程測試設(shè)備測試接口測試程序數(shù)據(jù)分析考慮被測器件的技術(shù)指標(biāo)和規(guī)范，費用（美分/美秒、可靠性、服務(wù)能力、軟件編程難易程度等集成電路測試的過程測試設(shè)備測試接口測試程序數(shù)據(jù)分析合理地選擇測試插座(Socket)和設(shè)計制作測試負(fù)載板(Loadboard)集成電路測試的過程測試設(shè)備測試接口測試程序數(shù)據(jù)分析測試程序軟件包含著控制測試設(shè)備的指令序列，如上電、向輸入引腳施加時鐘和向量、檢測輸出引腳、將輸出信號與預(yù)先存儲好的預(yù)期響應(yīng)進(jìn)行比較等集成電路測試的過程測試設(shè)備測試接口測試程序數(shù)據(jù)分析測試程序的編制要考慮因素：器件的類型物理特性工藝功能、參數(shù)環(huán)境特性可靠性集成電路測試的過程測試設(shè)備測試接口測試程序數(shù)據(jù)分析有助于判斷被測器件是否合格可以提供制造過程的有用信息可以提供有關(guān)設(shè)計方案薄弱環(huán)節(jié)的信息測試工程師主要任務(wù)根據(jù)被測器件的產(chǎn)品規(guī)范要求，利用ATE的軟硬件資源對DUT施加激勵信號、收集響應(yīng)信號，最后將輸出響應(yīng)信號與預(yù)期要得到的信號進(jìn)行對比，得出DUT功能和電參數(shù)的詳細(xì)電性能測試報告集成電路測試的基本原理集成電路故障與測試集成電路測試過程集成電路測試分類集成電路測試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對測試的影響按測試目的分類驗證測試（特性測試）生產(chǎn)測試

驗收測試（成品檢測）

使用測試按測試目的分類驗證測試（特性測試）生產(chǎn)測試

驗收測試（成品檢測）

使用測試功能測試和全面的AC/DC測試。這類測試在器件進(jìn)入量產(chǎn)之前進(jìn)行，目的是驗證設(shè)計的正確性，并且器件要滿足所有的需求規(guī)范驗證測試作用對設(shè)計進(jìn)行修正可確定器件工作的確切邊界參數(shù)以制定最終的器件數(shù)據(jù)手冊為生產(chǎn)測試開發(fā)出合適的測試程序按測試目的分類驗證測試（特性測試）生產(chǎn)測試

驗收測試（成品檢測）

使用測試包括晶片測試（中間測試）和封裝芯片測試（即成品測試和老化測試）?？紤]到成本，測試時間（測試費用）必須最小老化高溫能夠加速暴露器件的潛在失效。兩種類型的失效可以通過老化暴露出來：先天缺陷和異常故障。生產(chǎn)測試結(jié)果和器件好壞分四種組合實際好-測試好：表示產(chǎn)量或良率實際好-測試壞：表示產(chǎn)量損失，需要改進(jìn)測試方法或通過產(chǎn)品分級繼續(xù)使用，以減少這類損失實際壞-測試好：表示“漏網(wǎng)”的壞芯片，用每百萬芯片失效數(shù)DPM(DefectsPerMillion)度量。提高測試的故障覆蓋率可降低DPM.實際壞-測試壞：真正的產(chǎn)量損失。按測試目的分類驗證測試（特性測試）生產(chǎn)測試

驗收測試（成品檢測）

使用測試目標(biāo)就是避免將有缺陷的器件放入系統(tǒng)中，否則診斷成本會遠(yuǎn)遠(yuǎn)超過成品檢測的成本。成品檢測進(jìn)行隨機(jī)抽樣，對樣品做入廠測試。按測試目的分類驗證測試（特性測試）生產(chǎn)測試

驗收測試（成品檢測）

使用測試系統(tǒng)RMS(Reliability,Maintainability,Serviceability)技術(shù)的需要。使用測試是在器件使用期間進(jìn)行的測試，包括對器件進(jìn)行各類可靠性試驗后的評價測試，系統(tǒng)使用過程出現(xiàn)故障進(jìn)行故障芯片檢測和定位所進(jìn)行的測試等按測試內(nèi)容參數(shù)測試功能測試（行為測試）結(jié)構(gòu)測試（以故障模型為核心）DC測試、AC測試、IDDQ測試等數(shù)字電路包括功能測試、門級結(jié)構(gòu)測試、延遲測試；模擬電路基于器件規(guī)范的測試。按測試器件數(shù)字電路測試模擬電路測試混合信號電路測試存儲器測試SOC測試集成電路測試的基本原理集成電路故障與測試集成電路測試過程集成電路測試分類集成電路測試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對測試的影響集成電路測試的作用檢測:確定被測器件DUT是否具有或者不具有某些故障診斷：識別表現(xiàn)于DUT的特性故障器件特性的描述：確定和校正設(shè)計和/或者測試中的錯誤失效模式分析(FMA)

：確定引起DUT缺陷制造中的錯誤。測試框架結(jié)構(gòu)測試框架結(jié)構(gòu)在研制開發(fā)過程中，為了驗證邏輯設(shè)計、電路設(shè)計、版圖設(shè)計和工藝設(shè)計是否正確，是否達(dá)到要求，需要多次改變條件，反復(fù)測試測試框架結(jié)構(gòu)在生產(chǎn)階段，管芯制成后和封裝后都要進(jìn)行電性能和參數(shù)測試，包括性能鑒定、可靠性試驗和失效分析等測試。作用：對產(chǎn)品進(jìn)行挑選和分級；剔除失效的芯片；通過測試數(shù)據(jù)可控制、修正工藝流程測試框架結(jié)構(gòu)測試的費用往往會隨器件級、板級、系統(tǒng)級和現(xiàn)場故障尋跡維修測試，按每級10倍的遞增量而逐級遞增，遵循十倍法則。集成電路測試的基本原理集成電路故障與測試集成電路測試過程集成電路測試分類集成電路測試的意義與作用半導(dǎo)體技術(shù)的發(fā)展對測試的影響VLSI技術(shù)的發(fā)展趨勢相應(yīng)的對測試的影響芯片時鐘頻率的提升（現(xiàn)在VLSI技術(shù)的復(fù)雜度可在單芯片上集成1億個晶體管以上，同時工作頻率可以達(dá)到1GHz以上。）1、即時測試；2、ATE(自動測試設(shè)備）的成本大增（時鐘頻率為1GHz的ATE的價格高達(dá)每管腳3000美元）；3、EMI（工作在GHz級頻率范圍的芯片必須進(jìn)行電磁干擾EMI測試；晶體管密度的增長（VLSI芯片上晶體管的特征尺寸每年以大約10.5%的速度減小，導(dǎo)致晶體管密度以每年大約22.1%的速度增長。）1、測試復(fù)雜性；2、功率密度增加導(dǎo)致在驗證測試時必須檢查由于過量電流引